描述了用于提供磁存储器的方法和系统。所述方法和系统包括提供存储阵列片(MAT)、中间电路、全局位线、全局字线和全局电路。每个MAT包括磁存储单元、位线和字线。磁存储单元中的每一个包括至少一个磁元件和至少一个选择器件。磁元件能够使用通过磁元件驱动的写电流进行编程。位线和字线对应于磁存储单元。中间电路控制MAT内的读操作和写操作。每个全局位线对应于多个MAT的第一部分。每个全局字线对应于多个MAT的第二部分。全局电路选择并驱动全局位线的部分以及全局字线的部分以进行读操作和写操作。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及磁存储器。
技术介绍
自旋矩转移磁随机存取存储器(Spin Torque Transfer Magnetic Random Access Memory)，STT-RAM,是第二代MRAM技术，其能够提供第一代MRAM的好处而没有较弱的可缩放性和较高的写电流的缺点。传统的STT-RAM被期望组合SRAM的快速读和写速度、DRAM的容量和成本的好处、以及闪存的非易失性(零待机电力)，外加实质上无限的持久性(例如， 大于IO15个周期)。如下所述，STT-RAM使用双向(bi-directional)电流来写数据。可以在没有磁场、热、或者其它能量源的条件下执行这样的写操作。因此，STT-RAM可能具有新兴存储器技术中最低的写能量。例如，图1-3描绘了传统自旋转移矩磁随机存取存储器(spin transfer torque magnetic random access memory, STT-RAM)的部分。图 1 描绘了包括存储单元 10 的 STT-RAM 1的一小部分。图2描绘了位线感测机制(sensing scheme)，而图3描绘了结合存储器1使用的公共源极放大器50。传统STT-RAM 1利用自旋转移作为切换磁存储单元的状态的机制(mechanism)。传统STT-RAM 1包括传统磁存储单元10，传统磁存储单元10 包括磁元件12和选择器件14。选择器件14通常是诸如NMOS晶体管这样的晶体管，并且包括漏极11、源极13、以及栅极15。还描绘了字线16、位线18、以及源极线20。字线16的方向垂直于位线18。源极线20典型地要么并行于位线18要么垂直于位线18，取决于用于传统STT-RAM 1的具体架构。位线18连接到磁元件12，源极线20连接到选择器件14的源极 13。字线16连接到栅极15。传统STT-RAM 1通过单元10驱动双向电流来对磁存储单元10进行编程。具体来说，磁元件12被配置为根据流经传统磁元件12的电流而在高阻态(resistance)和低阻态之间可变。例如，磁元件12可以是磁沟道结(magnetic tunneling junction, MTJ)或者可以使用自旋转移效应来写入的其它磁结构。典型地，这通过保证磁元件12具有这样的特征来实现例如，足够小的横截面区域(cross-sectional area)以及使用自旋转移效应切换所想要的其它特征。当电流密度足够大时，通过磁元件12驱动的电流载波(current carriers)可以给予足够的扭矩来改变磁元件12的状态。当在一个方向上驱动写电流时， 状态可以从低阻态变化到高阻态。当写电流在相反方向上通过磁元件12时，状态可以从高阻态变化到低阻态。在写操作期间，字线16为高，并且接通选择器件14。写电流要么从位线18流向源极线20，要么方向相反，取决于将写到磁存储单元10的状态。在读操作期间，列解码器22 选择期望的位线18。行解码器(图2中未示出)还启用适当的字线16。由此，字线16为高，启用选择器件14。从而，读电流从位线18流向源极线20。除了流经正在读的单元的读电流(图2中的Idata)之外，还通过参考电阻器RrefO和Rrefl驱动参考电流。输出信号被提供给感测放大器，诸如图3中所示的传统感测放大器50。因为由通过磁元件12驱动的电流对磁元件12进行编程，所以传统STT-RAM 1会具有较好的单元可缩放性以及低的写电流，而不会受到对邻近存储单元的写干扰问题，并且对于高存储密度具有较小的单元大小。尽管传统STT-RAM 1起作用，但是本领域普通技术人员将容易地看到，仍然期望改善STT-RAM 1。更具体地说，期望提供可缩放且具有足够快的存取时间的STT-RAM以开发为下一代非易失性存储器。
技术实现思路
描述了一种提供磁存储器的方法和系统。所述方法和系统包括提供存储阵列片 (MAT)、中间电路、全局位线、全局字线和全局电路。每个MAT包括磁存储单元、位线和字线。 磁存储单元中的每一个包括至少一个磁元件和至少一个选择器件。磁元件能够使用通过磁元件驱动的写电流进行编程。位线和字线对应于磁存储单元。中间电路控制MAT内的读操作和写操作。每个全局位线对应于多个MAT的第一部分。每个全局字线对应于多个MAT的第二部分。全局电路选择并驱动全局位线的部分以及全局字线的部分以进行读操作和写操作。根据这里公开的方法和系统，本专利技术提供一种采用层级架构的磁存储器，其可以导致更快的存取时间以及增加的写和/或读容限(margins)。附图说明图1是采用自旋转移效应的传统磁存储器的一部分的示意图。图2是采用自旋转移效应的传统磁存储阵列的一部分的示意图。图3是采用自旋转移效应的传统磁存储器的一部分的示意图。图4是采用自旋转移效应的磁存储器的一部分的示范性实施例的示意图。图5是中间电路的示范性实施例的示意图。图6是采用自旋转移效应的磁存储器的一部分的另一示范性实施例的示意图。图7是采用自旋转移效应的磁存储器的一部分的另一示范性实施例的示意图。图8是MAT的一部分的另一示范性实施例的示意图。图9是包括前置放大器的、采用自旋转移效应的磁存储器的一部分的另一示范性实施例的示意图。图10是在采用自旋转移效应的存储器中可用的感测放大器级的示范性实施例的示意图。图11是采用自旋转移效应的存储器中可用的写驱动器的另一示范性实施例的示意图。图12是提供采用自旋转移效应的磁存储器的方法的示范性实施例的示意图。具体实施例方式本专利技术涉及磁存储器。给出以下描述以便本领域技术人员能够做出和使用本专利技术，并且在专利申请及其必要条件的背景下提供以下描述。对本领域技术人员来说，这里描述的优选实施例的各种修改以及一般原理和特征能够容易地看出。按照具体实施方式中提供的特定方法和系统来描述示范性实施例。然而，所述方法和系统将在其它实施方式下有效地运行。诸如“示范性实施例”、“一个实施例”和“另一实施例”之类的短语可以指代相同或者不同的实施例。将针对具有特定组件的系统和/或器件描述所述实施例。然而，所述系统和/或器件可以包括比所示组件更多或者更少的组件，并且可以在组件的配置和类型上进行变化而不脱离本专利技术的范围。还将在具有特定步骤的具体方法的上下文中描述示范性实施例。然而，所述方法和系统对于具有不同和/或附加步骤并且与示范性实施例不一致的不同次序的步骤的其它方法有效地运行。由此，本专利技术不意图限于所示的实施例，而是将符合与这里描述的原理和特征一致的最广范围。而且，为了清楚起见，附图将不缩放。将描述提供磁存储器的方法和系统。所述方法和系统包括提供存储阵列片 (Memory array tile，MAT)、中间电路、全局位线、全局字线和全局电路。每个MAT包括磁存储单元、位线和字线。磁存储单元中的每一个包括至少一个磁元件和至少一个选择器件。 磁元件能够使用通过磁元件驱动的写电流进行编程。位线和字线对应于磁存储单元。中间电路控制MAT内的读操作和写操作。每个全局位线对应于多个MAT的第一部分。每个全局字线对应于所述MAT的第二部分。全局电路选择并驱动全局位线的部分以及全局字线的部分以进行读操作和写操作。图4是采用自旋转移效应的磁存储器100的一部分的示范性实施例的示意图。磁存储本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】2009.09.11 US 61/241,856;2009.09.23 US 12/565,2731.一种磁存储器，包括多个存储阵列片(MAT)，所述多个MAT中的每一个包括多个磁存储单元、多个位线和多个字线，所述多个磁存储单元中的每一个包括至少一个磁元件和至少一个选择器件，所述至少一个磁元件能够使用通过所述至少一个磁元件驱动的至少一个写电流进行编程，所述多个位线和所述多个字线对应于所述多个磁存储单元；中间电路，用于控制所述多个MAT内的读操作和写操作； 多个全局位线，所述全局位线中的每一个对应于所述多个MAT的第一部分； 多个全局字线，所述全局字线中的每一个对应于所述多个MAT的第二部分；以及全局电路，用于选择和驱动所述多个全局位线的部分以及所述多个全局字线的部分以进行读操作和写操作。2.如权利要求1所述的磁存储器，其中，所述中间电路还包括多个中间驱动/感测电路，用于驱动所述多个MAT中的读操作和写操作中的至少一个， 所述多个中间驱动器中的每一个对应于所述多个MAT的第三部分；局部解码电路，用于选择所述多个MAT的至少一个所选择的MAT以及至少一个所选择的MAT中的存储单元中的至少一个。3.如权利要求1所述的磁存储器，其中，所述中间电路还包括多个中间读驱动器，所述多个中间读驱动器中的每一个用于控制所述多个MAT的第三部分中的读操作；以及多个中间写驱动器，所述多个中间写驱动器中的每一个用于驱动所述多个MAT的第四部分中的写操作。4.如权利要求3所述的磁存储器，其中，所述中间读驱动器中的每一个还包括至少一个前置放大器，用于放大来自所述多个MAT的部分的读信号以提供放大的读信号。5.如权利要求4所述的磁存储器，其中，所述至少一个前置放大器还包括 至少一个电流镜前置放大器。6.如权利要求4所述的磁存储器，其中，所述全局电路还包括至少一个感测放大器，用于接收来自所述前置放大器的放大的读信号以及提供与所述多个MAT的部分中的所述多个存储单元中的至少一个的至少一个状态相应的输出。7.如权利要求6所述的磁存储器，其中，所述至少一个感测放大器还包括 第一电流级；以及电压级，其与第一电流级耦接。8.如权利要求6所述的磁存储器，其中，所述至少一个感测放大器还包括 第一电流级；第一电压级，其与第一电流级耦接；以及第二电压级，其与第一电压级耦接。9.如权利要求3所述的磁存储器，其中，所述多个读驱动器中的每一个还包括 传输门，对应于所述MAT的第三部分。10.如权利要求1所述的磁存储器，其中，所述多个全局字线具有第一电阻，所述多个全局位线具有第二电阻，所述多个字线具有第三电阻，所述多个位线具有第四电阻，所述第一电阻小于所述第三电阻和所述第四电阻，所述第二电阻小于所述第三电阻和所述第四电阻。11.如权利要求1所述的磁存储器，其中，所述全局电路还包括至少一个...
【专利技术属性】
技术研发人员：AE翁格，
申请(专利权)人：格兰迪斯股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。