半导体封装结构、整合式无源元件及其制造方法技术

本发明专利技术公开一种半导体封装结构、整合式无源元件及其制造方法。整合式无源元件包括基板、第一图案化导电层、图案化电容层、第二图案化导电层、第一图案化介电层、第三图案化导电层及第二图案化介电层。第一图案化导电层配置在基板上且具有多个电极。图案化电容层配置在第一图案化导电层上。第二图案化导电层配置在图案化电容层上。第一图案化介电层配置在第一图案化导电层、图案化电容层及第二图案化导电层上，且暴露出电极。第三图案化导电层配置在第一图案化介电层上且暴露出电极。第二图案化介电层配置在第一图案化介电层及第三图案化导电层上，且暴露出电极。

【技术实现步骤摘要】

本专利技术涉及一种无源元件及其制造方法，且特别是涉及一种整合式无源元件及其制造方法。
技术介绍
传统的无源元件(例如电容元件、电感元件及电阻元件)通常是个别制作后依照电路设计电连接至电路板。然而，传统无源元件占有一定的空间(高度)，而这不利于电子产品的薄化。再者，传统无源元件的电性数值(例如电容值、电感值及电阻值)符合特定规格，而这不符合电路设计的要求。
技术实现思路
本专利技术的目的在于提供一种整合式无源元件，其具有薄型外观。本专利技术的另一目的在于提供一种整合式无源元件的制造方法，用以制作出整合式无源元件。为达上述目的，本专利技术提供一种整合式无源元件，其包括一基板、一第一图案化导电层、图案化电容层、第二图案化导电层、第一图案化介电层、第三图案化导电层及第二图案化介电层。第一图案化导电层配置在基板上，且具有多个电极。图案化电容层配置在部分第一图案化导电层上。第二图案化导电层配置在图案化电容层上。第一图案化介电层配置在第一图案化导电层、图案化电容层及第二图案化导电层上，暴露出电极，且具有多个开口以暴露出部分的第一图案化导电层及部分的第二图案化导电层。第三图案化导电层配置在第一图案化介电层上，且填充部分的开口以连接第二图案化导电层。第二图案化介电层配置在第一图案化介电层及第三图案化导电层上，且暴露出电极。本专利技术提出一种半导体封装结构，其包括一载板、一有源元件及一整合式无源元件。有源元件安装在载板上，整合式无源元件安装在载板上且包括一基板、一第一图案化导电层、图案化电容层、第二图案化导电层、第一图案化介电层、第三图案化导电层及第二图案化介电层。第一图案化导电层配置在基板上，且具有多个电极。图案化电容层配置在部分第一图案化导电层上。第二图案化导电层配置在图案化电容层上。第一图案化介电层配置在第一图案化导电层、图案化电容层及第二图案化导电层上，暴露出电极，且具有多个开口以暴露出部分的第一图案化导电层及部分的第二图案化导电层。第三图案化导电层配置在第一图案化介电层上，且填充部分的开口以连接第二图案化导电层。第二图案化介电层配置在第一图案化介电层及第三图案化导电层上，且暴露出电极，且电极电连接至载板。本专利技术提出一种整合式无源元件的制造方法，其包括提供一基板，形成一第一导电层在基板上，再形成一电容层在该第一导电层上，再形成一第二导电层在电容层上，接着形成一第一图案化光致抗蚀剂层在第二导电层上，并以第一图案化光致抗蚀剂层为光罩， 图案化第二导电层，以形成一第二图案化导电层。接着，以第二图案化导电层为光罩，图案化电容层，以形成一图案化电容层，再移除第一图案化光致抗蚀剂层，并形成一第二图案化光致抗蚀剂层在第一导电层上且覆盖图案化电容层及第二图案化导电层。接着，以第二图案化光致抗蚀剂层为光罩，图案化第一导电层，以形成一第一图案化导电层，其中第一图案化导电层具有多个电极。移除第二图案化光致抗蚀剂层，再形成一第一图案化介电层在第一图案化导电层、图案化电容层及第二图案化导电层上，且第一图案化介电层具有多个开口以暴露出电极及部分的第二图案化导电层。之后，形成一种子层在第一图案化介电层上， 且覆盖暴露的部分第一图案化导电层及第二图案化导电层，并形成一第三图案化光致抗蚀剂层，覆盖部分的种子层且填充暴露出电极的开口。接着，形成一第三图案化导电层，覆盖未被第三图案化光致抗蚀剂层覆盖的部分种子层，且填充未被第三图案化光致抗蚀剂层填充的部分开口以连接第二图案化导电层，再移除该第三图案化光致抗蚀剂层。最后，形成一第二图案化介电层在第一图案化介电层及第三图案化导电层上，且暴露出电极。基于上述，本专利技术可制作出薄型的整合式无源元件及半导体封装结构，以符合电子产品的薄化需求。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。附图说明图IA至图IP为本专利技术的一实施例的一种整合式无源元件的制作流程的剖面示意图；图2A为第二图案化介电层覆盖第一图案化介电层的一实施例的局部剖面示意图；图2B为第二图案化介电层覆盖第一图案化介电层的另一实施例的局部剖面示意图；图3为本专利技术一实施例的基板俯视图；图4A至图4C为图3的图案化标志层的制作流程沿A-A线的剖面示意图；图5为本专利技术另一实施例的基板俯视图；图6为本专利技术的一实施例的一种整合式无源元件的剖面示意图；图7为本专利技术的一实施例的一种半导体封装结构的剖面示意图。主要元件符号说明100、100a 整合式无源元件110:基板112:背面114:电阻层116:图案化电阻层120:第一导电层122:第一图案化导电层124:电极126:导电柱128:背面电极130:电容层132图案化电容层132a电容部132fcι 标志部140第二导电层142第二图案化导电层145第三图案化导电层145aι 电感图案150第一图案化光致抗蚀剂层152第四图案化光致抗蚀剂层160第二图案化光致抗蚀剂层170第一图案化介电层172开口175第二图案化介电层180种子层190第三图案化光致抗蚀剂层200半导体封装结构210载板220有源元件230焊线240封胶具体实施例方式图IA至图IG为本专利技术的一实施例的一种整合式无源元件的制作方法的剖面示意图。请参考图1A，首先，提供一基板110。在本实施例中，基板110为透明材质，例如玻璃， 但本专利技术并不局限于此。接着，将一电阻层114形成于基板110上。在本实施例中，电阻层 114的材料可为氮化钽(TaN)。接着，将第一导电层120形成于电阻层114上。在本实施例中，可以溅镀法将第一导电层120形成在电阻层114上，且第一导电层120的材质例如是铝铜合金。接着，将一电容层130形成在第一导电层120上。在本实施例中，可以电镀法将电容曾形成在第一导电层120上，且电容层130的材料可为高介电系数的介电材料，例如钽氧化物(Ta2O5)。如图1B，将一第二导电层140形成在电容层130上。在本实施例中，可以溅镀 (sputtering)将第二导电层140形成在电容层130上，且第二导电层140的材质例如是铝铜合金。如图1C，接着，图案化第二导电层140，以形成第二图案化导电层142。在本实施例中，图案化的步骤包括形成一第一图案化光致抗蚀剂层150在第二导电层140上，再以第一图案化光致抗蚀剂层150为光罩，蚀刻第二导电层140。蚀刻的方式可为干式蚀刻(dry etching)。如图1D，图案化电容层130，以形成图案化电容层132。在本实施例中，图案化的步骤包括以第二图案化导电层142为光罩，蚀刻电容层130。如图IE及1F，移除第一图案化光致抗蚀剂层150。之后，在第一导电层120上形成一第二图案化光致抗蚀剂层160。第二图案化光致抗蚀剂层160覆盖图案化电容层132、 第二图案化导电层142及部分第一导电层120。如图IG及1H，图案化第一导电层120，以形成第一图案化导电层122。在本实施例中，图案化的步骤包括以第二图案化光致抗蚀剂层160为光罩，蚀刻第一导电层120。接着，图案化电阻层114，以形成图案化电阻层116。在本实施例中，图案化的步骤包括以第一图案化导电层122为光罩，蚀刻电阻层114。接着，移除第二图案化光致抗蚀剂层160，以暴露出由部分第一图案化导电层122所本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：谢孟伟，李德章，张勇舜，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：