片上终端电阻和校准环路制造技术

一种片上终端电阻和校准环路，包括50/45欧姆复用终端电阻、减法器、电流源、比较器、缓冲器、有限状态机、通用串行总线系统高速驱动器对地终端电阻、USB全速驱动器输出级、使能信号和0.5V电压；终端电阻的输入端连接在电源电压VDD、使能信号S19和有限状态机传送的编码上，输出端连接在比较器的正相端(同时也是电流源的正端)；比较器的输出端连接在缓冲器的输入端，缓冲器的输出端连接在有限状态机的输入端；有限状态机的输出端连接在终端电阻的输入端。本实用新型专利技术可使用在对终端电阻阻值和连接形式要求不同的电路中，有效地减小了芯片的面积和功耗，并降低了电路的复杂程度。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种标准电路，特别涉及一种片上终端电阻和校准环路。
技术介绍
ODT校准是一项涉及校准终端电阻从而减少并优化信号反射的技术。通过ODT校准能够建立最佳终端电阻值，以补偿处理和运行条件中的差异。经校准的ODT值能可大幅减少不必要的信号反射，同时最大程度上衰减因增加电阻负载而引起的信号摆幅。所产生更加干净的数据信号能够实现更高的数据率。ODT校准一般都需要一个外接精准电阻，将ODT电阻器网络的电压降与精准电阻的电压降进行比较，控制器通过调节电阻器网络，以达到近似外部参考电阻的阻抗值。在不同的应用场合里，需要的终端电阻阻值是不同的(常见的45欧姆和50欧姆)，终端电阻的连接形式也不尽相同(连接到地或电源)。现有技术的不足之处在于对不同阻值和连接形式的终端电阻值需要有不同的校准环路，不利于减小电路面积和降低功耗；图la、图2a介绍了两种现有的校准环路。图Ia为现有的SATA电路中50欧姆终端电阻和校准环路结构减法器101输入信号为电源电压VDD和0. 5V电压信号S2，减法器101的输出端连接在比较器103的负相端； 终端电阻100的输入信号为电源电压VDD、使能信号S3和105传送的编码，输出端连接在比较器103的正相端(同时也是IOmA电流源102的正端)；比较器103的输出端连接在缓冲器104的输入端，104的输出端连接在105的输入端；105的输出端连接在100的输入端； 其中100的具体结构如图Ib所示信号S3、S6、S7、S8、S9分别接在P型MOS管PM4、PM3、 PM2、PMl、PMO的栅极；RO R4分别和PMO PM4的漏极相连，串联组成5条支路，这5条支路并联在一起，信号S4连接在所有PMO PM4的源极，S5连接在RO R4的公共点上；50欧姆校准环路的工作原理减法器101对1. 2V电源电压和0. 5V的S2信号求差，所以比较器103的负相端输入电压为0. 7V ； 100流过的电流为10mA，当100的电阻值小于/等于/大于50欧姆时，比较器103的正相端电压大于/等于/小于0. 7V ；当103正相端电压大于负相端电压时，输出为高电平1，否则为低电平0 ；假设有限状态机105在上电时的初始化编码是0000，根据100的结构可以看出，这时100五条支路全部打开，所以总体并联电阻最小(< 50欧姆)，流过100的IOmA电流产生的压降小于500mV，所以比较器103的输出为1，促使有限状态机105的编码加1，100中某条支路会被关闭，电阻值增大。RO = 2R1 = 4R2 = 8R3 = 16R4，打开或关闭不同的支路对100的电阻值得影响是不相等的，当编码从0000至1111变化的工程中，100的电阻值不断上升；在某一确定的编码下，100的电阻值等于或略大于50欧姆，这时比较器103的输出为0，105的输出保持不变；100实现了 50欧姆的对电源电压电阻的作用。图2a为现有的USB2. 0电路中45欧姆终端电阻和校准环路减法器201输入信号为电源电压VDD和0. 4V电压信号S15，减法器201的输出端连接在比较器203的正相端； 终端电阻200的输入信号为使能信号SlO和205传送的编码，输出端连接在比较器203的负相端(同时也是8. 9mA电流源202的负端)；比较器203的输出端连接在缓冲器204的输入端，204的输出端连接在205的输入端；205的输出端连接在200的输入端；其中200的组成结构如图2b 信号S10、S14、S13、S12、Sll分别接在反相器206、207、208、209、210的输入端，206、207、208、209、210的输出端分别接在N型MOS管NM4、NM3、NM2、NMUNMO的栅极；R5 R9分别和NMO NM4的漏极相连，串联组成5条支路，这5条支路并联在一起，信号S17连接在所有NMOS管的源极，S16连接在R5 R9的公共点上；45欧姆校准环路的工作原理减法器201对1. 2V电源电压和0. 4V的S15信号求差，所以比较器203的负相端输入电压为0. 8V ；200流过的电流为8. 9mA,当200的电阻值小于/等于/大于45欧姆时，比较器203的负相端电压小于/等于/大于0. 8V ；当203正相端电压大于负相端电压时，输出为高电平1，否则为低电平0 ；假设有限状态机205在上电时的初始化编码是0000，根据200的结构可以看出，这时200五条支路全部打开，所以总体并联电阻最小(< 45欧姆)，流过200的8. 9mA电流产生的压降小于400mV，所以比较器103的输出为1，促使有限状态机205的编码加1，200中某条支路会被关闭，电阻值增大。R5 = 2R6 = 4R7 = 8R8 = 16R9，打开或关闭不同的支路对200的电阻值得影响是不相等的，当编码从0000至1111变化的工程中，200的电阻值不断上升；在某一确定的编码下，200的电阻值等于或略大于45欧姆，这时比较器203的输出为0，205的输出保持不变；200实现了 45欧姆对地电阻的作用。通过对这两种已有校准环路的分析可以看出现有的校准技术有着很大的局限性，首先对于终端电阻的阻值，不同的阻值要求有不同的校准环路和输入电压信号(如图 Ia中0. 5V的S2和图2(2)中0. 4V的S15)，这些不同的校准环路不能互相替代；其次对于终端电阻的连接方式，直接接地和连接到电源上的终端电阻需要有不同的校准环路，对地电阻和对电源电阻的校准环路是不能共用的；这两点缺陷都限制了片上终端电阻的使用， 不利于芯片面积、功耗和成本的降低，并且增加了电路的复杂度；
技术实现思路
本技术所要解决的主要技术问题在于，克服现有技术存在的上述缺陷，而提供一种校准环路和片上终端电阻，通过在50/45欧姆模式之间的切换，从而使用在对终端电阻要求不同的电路中，有效地减小了芯片的面积和功耗。同时校准环路产生4位与工艺、 电压、温度相关的编码，调节通用串行总线(USB) 2.0高速驱动器的对地电阻和USB1. 1全速驱动器的输出电阻，有效地降低了电路的复杂程度。本技术解决其技术问题所采用的技术方案是一种片上终端电阻和校准环路，其特征在于，包括50/45欧姆复用终端电阻、减法器、电流源、比较器、缓冲器、有限状态机、通用串行总线系统(Universal Serial Bus)高速驱动器对地终端电阻、USB全速驱动器输出级、使能信号和0. 5V电压；其中所述的减法器输入端连接为电源电压VDD和0. 5V电压信号，输出端连接在比较器的负相端；终端电阻的输入端连接在电源电压VDD、使能信号和有限状态机传送的编码上，输出端连接在比较器的正相端(同时也是电流源的正端)；比较器的输出端连接在缓冲器的输入端，缓冲器的输出端连接在有限状态机的输入端；有限状态机的输出端连接在终端电阻的输入端。所述的片上终端电阻和校准环路，其特征在于，所述的50/45欧姆复用终端电阻由六个PMOS管(PM5 PM10)、六个电阻(R10 R15)、使能信号(S19)、有限状态机(305) 提供的编码(S23、S22、S21、S20)、控制50/45欧姆模式切换的信号(S24)、终端电阻的正端本文档来自技高网...

【技术保护点】
１．一种片上终端电阻和校准环路，包括５０／４５欧姆复用终端电阻（３００）、减法器（３０１）、电流源（３０２）、比较器（３０３）、缓冲器（３０４）、有限状态机（３０５）、通用串行总线系统（Ｕｎｉｖｅｒｓａｌ　Ｓｅｒｉａｌ　Ｂｕｓ）高速驱动器对地终端电阻（４００）、ＵＳＢ全速驱动器输出级（５００）、使能信号（Ｓ１９）和０．５Ｖ电压（Ｓ１８）；其中所述的减法器（３０１）输入端连接为电源电压ＶＤＤ和０．５Ｖ电压信号Ｓ１８，输出端连接在比较器（３０３）的负相端；终端电阻（３００）的输入端连接在电源电压ＶＤＤ、使能信号（Ｓ１９）和有限状态机（３０５）传送的编码上，输出端连接在比较器（３０３）的正相端（同时也是电流源（３０２）的正端）；比较器（３０３）的输出端连接在缓冲器（３０４）的输入端，缓冲器（３０４）的输出端连接在有限状态机（３０５）的输入端；有限状态机（３０５）的输出端连接在终端电阻（３００）的输入端。

【技术特征摘要】

【专利技术属性】
技术研发人员：程永亮，吴挺，
申请(专利权)人：天津瑞发科半导体技术有限公司，
类型：实用新型
国别省市：12