根据本发明专利技术技术，提供一种ＪＦＥＴ装置结构及其制作方法。具体来说，提供包含具有源极（８４）及漏极（８６）的半导体衬底的晶体管（８０）。所述晶体管（８０）还包含形成于所述半导体衬底中所述源极（８４）与所述漏极（８６）之间的经掺杂沟道（８８），所述沟道（８８）经配置以在所述源极（８４）与所述漏极（８６）之间传递电流。另外，所述晶体管（８０）具有：栅极（９０），其包括形成于所述沟道（８８）上方的半导体材料；及电介质间隔物（９２），其位于所述栅极（９０）的每一侧上。所述源极（８４）及所述漏极（８６）在空间上与所述栅极（９０）分离，使得所述栅极（９０）不在所述漏极（８６）及源极（８４）上方。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术的实施例大体来说涉及半导体装置领域。更特定来说，本专利技术的实施例涉及经改进半导体装置及用于制作经改进半导体装置的技术。
技术介绍
当前，用于实施集成电路中的逻辑装置的最常用晶体管是金属氧化物半导体场效应晶体管(MOSFET)。举例来说，互补η型及ρ型MOSFET的组合(称为“CMOS”的技术)允许形成逻辑装置，例如AND门、NOR门、NAND门及OR门。在CMOS中，n_M0S与p-MOS装置串联连接且无漏极电流流动一除了两个不同状态之间的切换过程期间的小充电电流。MOSFET 大小已通过通常称为“按比例缩放”的经改进制作技术而减小，此已导致更小、更快且更密集的电路。然而，近来，通常与按比例缩放相关联的速度益处已因MOSFET中固有的基本物理限制而减弱。举例来说，为了切换MOSFET的电压状态，必须使所述MOSFET的栅极端子带充足电荷。将接通MOSFET的电荷量与MOSFET的栅极端子的电容成比例。按比例缩放的一个结果是减小栅极绝缘体的厚度以维持可接受小的短沟道效应。此外，为了抵抗可由减小的电介质厚度产生的增加的泄漏电流且借此保持栅极泄漏电流低于可接受水平，所述栅极绝缘体可由具有高于二氧化硅的介电常数&为3.9)的介电常数“k”的电介质制成。减小的厚度及较高介电常数两者导致较高电容。因此，虽然对于经按比例缩放的CMOS装置，最大漏极电流可增加，但此益处在很大程度上受到增加的电容的限制。结果是，虽然CMOS装置的密度继续增加，但此些装置的速度性能大致不随世代增加。另一方面，结场效应晶体管(JFET)不利用绝缘栅极。而是，在典型JFET中，栅极是经P掺杂或经η掺杂半导体材料且所述栅极直接接触半导体主体，从而在所述栅极与晶体管的导电沟道之间形成ρ-η结。由于JFET不利用绝缘栅极，因此JFET中的总栅极电容可大大地减小，此可导致与现有CMOS技术相比较高的晶体管切换速度。然而，常规JFET因JFET的栅极与沟道之间的p_n结的低正向偏置接通电压(即， 二极管接通电压)而具有有限的适用性。在典型JFET中，当栅极电位充分低时，栅极-沟道界面处的耗尽区防止导电。为了接通JFET，提升栅极电位，此使耗尽区变窄，从而允许电流在源极与漏极之间流动。当栅极电位提升到高于栅极与沟道之间的Ρ-η结的正向偏置电位(通常0. 6到0. 7伏)时，电流接着开始从栅极流动到漏极，从而增加装置的功率消耗。 因此，存在对可施加到JFET的电压的限制。因此，常规JFET在利用相对于JFET的二极管接通电压为高的电压的系统或装置中可能不适合。因此，提供具有与现有CMOS技术相比减小的栅极电容及较快的切换速度的经改进低功率半导体装置可为有利的。具体来说，提供具有解决上文所论述限制的经改进电特性的JFET可为有利的。附图说明图1图解说明根据本专利技术的实施例的基于处理器的装置的框图；图2图解说明根据本专利技术的实施例并入有存储器单元阵列的集成电路的部分示意性图解说明；图3到图5是根据本专利技术的实施例并入有互补PIN栅极JFET的逻辑装置的电路示意图；图6到图8是根据本专利技术的一个或一个以上实施例的JFET的横截面图；图9图解说明根据本专利技术的实施例离子从绝缘体到半导体的外扩散；图10到图12是根据本专利技术的实施例的多层级JFET结构的横截面图；且图13是描绘根据本专利技术的一个或一个以上实施例用于制作JFET的工艺的流程图。具体实施例方式本专利技术的实施例涉及JFET，其具有解决上文所论述限制的经改进电特性，从而使其更适合于各种各样的半导体装置，例如逻辑装置及存储器存取装置。具体来说，数个实施例涉及用于提升可施加到JFET的栅极的电压电平而不超过栅极与沟道之间的p-n结的二极管接通电压的方法及装置。数个实施例还涉及包含具有经改进电特性的JFET的系统及直ο为清晰起见，注意，在论述所沉积材料之间的关系时，使用术语“在…上方”或 “在…上面”来描述连接但可或可不直接接触的材料。相反，使用术语“直接在…上”来指示所述材料之间的直接接触。现在转到图式，且首先参考图1，其图解说明描绘通常由参考编号10指定的基于处理器的系统的框图。系统10可为各种电子装置中的任一者，例如计算机、寻呼机、蜂窝式电话、个人记事本(personal organizer)、控制电路等。在典型的基于处理器的装置中，可包含一个或一个以上处理器的处理器12控制对系统10中系统功能及请求的处理。如将了解，处理器12可包含用于将组件耦合到其的嵌入式北桥或南桥(未展示)。或者，所述桥可与处理器12分离且耦合于处理器12与系统10的各种组件之间。系统10通常包含电源14。例如，如果系统10是便携式系统，那么电源14可有利地包含永久电池、可替换电池及/或可再充电电池。电源14还可包含AC适配器，因此系统 10可插入到(例如)壁式插座中。电源14还可包含DC适配器使得系统10可插入到(例如)车载点烟器中。取决于系统10执行的功能，各种其它装置可耦合到处理器12。例如， 用户接口 16可耦合到处理器12。用户接口 16可包含(例如)按钮、开关、键盘、光笔、鼠标及/或话音辨识系统。显示器18也可耦合到处理器12。显示器18可包含(例如)LCD 显示器、CRT、LED及/或音频显示器。此外，RF子系统/基带处理器20也可耦合到处理器 12。RF子系统/基带处理器20可包含耦合到RF接收器且耦合到RF发射器(未展示)的天线。一个或一个以上通信端口 22也可耦合到处理器12。举例来说，通信端口 22可适于耦合到一个或一个以上外围装置M(例如调制解调器、打印机、计算机)或耦合到网络(例如本地区域网络、远程区域网络、内联网或因特网)。由于处理器12通常通过实施软件程序来控制系统10的发挥作用，因此存储器以操作方式耦合到处理器12以存储并促进各种程序的执行。举例来说，处理器12可耦合到易失性存储器沈，所述存储器可包含动态随机存取存储器(DRAM)及/或静态随机存取存储器 (SRAM)。易失性存储器沈可包含若干个存储器模块，例如单列直插式存储器模块(SIMM)或双列直插式存储器模块(DIMM)。如可了解，易失性存储器沈可简单地称为“系统存储器”。 易失性存储器沈通常相当大使得其可存储以动态方式加载的应用程序及数据。处理器12还可耦合到非易失性存储器观。非易失性存储器观可包含将结合所述易失性存储器使用的只读存储器(ROM)(例如EPR0M)及/或快闪存储器。ROM的大小通常经选择以恰好大到足以存储任何必需操作系统、应用程序及固定数据。另外，非易失性存储器观可包含高容量存储器，例如磁带或磁盘驱动存储器。系统10的一个或一个以上组件可包含根据本文中所描述的实施例制作的经改进 JFET (本文中针对η型以参考编号“32”描绘且针对ρ型以参考编号“52”描绘)。图2到图5中图解说明其中经改进的JFET可有益的装置的一些实例。具体来说，图2图解说明具有经改进JFET的存储器装置，且图3到图5图解说明具有经改进JFET的集成电路逻辑装置。另外，图6到图13描述经改进的JFET及制作方法。现在参考图2，其图解说明可在易失性存储器沈中实施的集成电路(例如存储器装置四)的部分示意性图解说明。存储器装置四包含存储器单元阵列，本文档来自技高网...
【技术保护点】
１．一种晶体管，其包括：半导体衬底，其包括源极及漏极；经掺杂沟道，其形成于所述半导体衬底中所述源极与所述漏极之间，所述沟道经配置以在所述源极与所述漏极之间传递电流；栅极，其包括形成于所述沟道上方的半导体材料；及电介质间隔物，其位于所述栅极的每一侧上，其中所述源极及所述漏极在空间上与所述栅极分离，使得所述栅极不位于所述源极及漏极上方。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：钱德拉·穆利，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。