本发明专利技术涉及一种变容二极管，其可以具有连接到栅极的第一端子。该栅极可以由ｐ型多晶硅栅极导体形成。该栅极还可以具有由一层绝缘体（例如二氧化硅）形成的栅极绝缘体。该栅极绝缘体位于栅极导体和本体区域之间。源极和漏极接触区域可以形成在硅本体区域中。该本体区域和源极以及漏极可以使用ｎ型掺杂剂掺杂。变容二极管可以具有连接到ｎ型源极和漏极的第二端子。控制电压可以被用来调节由第一端子和第二端子之间的变容二极管所产生的电容水平。正控制电压可以比负控制电压产生更大的电容。应用负控制电压可以在ｐ＋多晶硅栅极层中生成耗尽层。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及变容二极管，并且更具体地涉及具有经改进的调谐范围的用于集成电路的变容二极管。
技术介绍
现代的集成电路常常由金属氧化物半导体(M0Q晶体管形成。例如集成电路常常使用互补金属氧化物半导体(CM0Q晶体管技术。CMOS集成电路具有η沟道金属氧化物半导体(NMOS)和ρ沟道金属氧化物半导体(PMOS)。NMOS和PMOS晶体管具有四个端子漏极、源极、栅极和本体(body)。掺杂体接触通常用于形成本体端子。例如，η沟道晶体管具有ρ型掺杂的本体。在ρ型本体中，该本体接触由重掺杂P+的区域形成。有时共同被称为源极-漏极的源极和漏极端子，由本体中掺杂源极和漏极区域形成。在η沟道晶体管中，源极和漏极区域重掺杂有η型掺杂剂(例如， 源极和漏极区域是掺杂的η+)。在每个晶体管中，栅极形成在源极与漏极之间。栅极包括绝缘体。该绝缘体通常是二氧化硅层。栅极导体被形成在栅极绝缘体的顶部。该栅极导体可以是例如金属层。在现代的集成电路中，MOS晶体管的栅极导体通常由重掺杂的多晶硅形成。金属硅化物层可以形成在掺杂多晶硅栅极的上表面上。许多集成电路应用需要电容器，在某些状况中，需要变容二极管。有时被称为可变电容器的变容二极管呈现出可调谐的电容值。变容二极管电容的大小可以通过控制变容二极管两端的电压大小而被控制。变容二极管可以应用在模拟或数字电路中(例如，用于调谐震动频率或其他电路参数)。变容二极管可以由金属氧化物半导体(MOS)结构形成。MOS变容二极管结构的优势在于，这种类型的结构可以使用与用来在给定的金属氧化物半导体集成电路上形成金属氧化物半导体晶体管相同的加工技术形成。变容二极管的特征可以通过品质因数得到体现，诸如品质因数(Q)和调谐范围 (Cmax与Cmin之比)。变容二极管的良好运转要求在不牺牲品质因数特性的前提下具有可接受的调谐范围特性。因为部件尺寸与集成电路连续代(successive generations)收缩， 所以将很难实现变容二极管的性能目标。鉴于这些挑战，所期望的是能够提供经改进的金属氧化物半导体变容二极管。
技术实现思路
根据本专利技术，变容二极管可以具有与栅极相连接的第一端子。该栅极可以由栅极导体和栅极绝缘体形成。栅极导体可以由掺杂的半导体形成，如掺杂的多晶硅。P型掺杂剂可以用于掺杂该多晶硅。栅极绝缘体可以由一层绝缘体(如二氧化硅)形成。栅极绝缘体可以位于栅极导体和本体区域之间。变容二极管的本体可以由硅基质区域形成。源极和漏极接触区域可以形成在本体中。该本体以及其中的源极和漏极可以由η 型掺杂剂掺杂。变容二极管可以具有与η型源极和漏极相连接的第二端子。控制电压可以被用来调节由位于第一端子和第二端子之间的变容二极管所产生的电容水平。正控制电压可以比负控制电压产生更大的电容。当正控制电压被施加到变容二极管时，P+多晶硅栅极导体比Π+源极和漏极处于更高的电压，在该栅极中未生成有耗尽层，从而允许电容最大化。负控制电压的施加可以在P+多晶硅栅极层中生成耗尽层，这将有助于在变容二极管中减少最小的可得电容。本专利技术进一步的特征，其性质和各种优势将借助附图和下文的详细说明得到更清晰的体现。附图说明图1是由ρ沟道金属氧化物半导体结构所形成的常规变容二极管的截面侧视图。图2是显示图1中所示类型的常规ρ沟道金属氧化物半导体变容二极管中电容如何作为所施加电压的函数而变化的曲线图。图3是由η沟道金属氧化物半导体晶体管所形成的常规变容二极管的截面侧视图。图4是常规η型积累模式(accumulation mode)金属氧化物半导体变容二极管的截面侧视图。图5是图4中所示类型的常规变容二极管的截面侧视图，其显示了正变容二极管偏压的施加如何导致多晶硅耗尽，这减少了用于变容二极管电容的最大可得值。图6是图4中所示类型的常规变容二极管的截面侧视图，其显示了负变容二极管偏压的施加如何导致无多晶硅耗尽并由此最大化用于变容二极管电容的最小可得值。图7是根据本专利技术一个实施例的说明性变容二极管的截面侧视图。图8是根据本专利技术一个实施例的图7中所示类型的说明性变容二极管的截面侧视图，其显示了正变容二极管偏压的施加如何导致无多晶硅耗尽并由此最大化用于变容二极管电容的最大可得值。图9是根据本专利技术一个实施例的图7中所示类型的说明性变容二极管的截面侧视图，其显示了负变容二极管偏压的施加如何导致多晶硅耗尽，这有助于减少了用于变容二极管电容的最小可得值。图10是比较根据本专利技术一个实施例的图8中所示类型变容二极管的预测电容与电压特性比与图4中所示类型的常规变容二极管的电容与电压特性比的曲线图。图11是显示根据本专利技术一个实施例的变容二极管的测量电容与电压测量比如何被观察到相对于与常规变容二极管相关的电容与电压测量比产生电压改变的曲线图。图12是显示在制造过程中如何使用自对齐注入技术常规变容二极管的截面侧视图。图13是根据本专利技术一个实施例的变容二极管的截面侧视图，其显示了存在的电势如何使完整尺寸的光致抗蚀剂掩模在η+注入期间相对于变容二极管结构的栅极不被对准。图14是根据本专利技术一个实施例的变容二极管的截面侧视图，其显示了存在的电势如何使P+光致抗蚀剂注入掩模不被对准。图15是根据本专利技术一个实施例的变容二极管的截面侧视图，其显示了根据本专利技术一个实施例P+注入掩模如何由于未对准可以被配置成有助于防止设备退化。图16是显示根据本专利技术一个实施例ρ+注入区域如何可以被配置用来使多晶硅栅极导体的外周长从下面露出(underlap)的顶视图。图17是根据本专利技术一个实施例在集成电路上的电路中使用变容二极管所包含的说明性步骤的流程图。具体实施例方式本专利技术涉及形成在集成电路上的金属氧化物半导体(M0Q变容二极管。该集成电路可以是任意合适类型。使用一个适当的装置，根据本专利技术一个实施例的金属氧化物半导体变容二极管可以形成在集成电路上，如可编程逻辑器件集成电路。然而，这仅是说明性的。根据本专利技术实施例的金属氧化物半导体变容二极管可以形成在如数字信号处理器、微处理器、定制集成电路或其他集成电路等集成电路上。在如这些环境中，变容二极管可以被用来提供具有可控电容值的电路。可控电容值可以被用来例如调节模拟和数字电路的性能。根据本专利技术的变容二极管具有两个端子。在典型的电路中，直流(DC)控制电压可以施加在变容二极管端子的两端，从而调节变容二极管所提供的电容。可调节的电容可以用在交流(AC)电路中(作为一示例)。图1中显示了常规P沟道金属氧化物半导体(PMOS)变容二极管42的示意图。图 1中的变容二极管42及其他在此描述的变容二极管可以分享一些与集成电路上MOS晶体管相关的结构。例如，变容二极管42具有标记为S和D的ρ+注入区域44，因为这些区域类似于PMOS晶体管的源极和漏极。栅极导体48可以用来形成栅极G。η+注入区域50可以用来形成η型本体区域52的本体接触。由注入区域50所形成的本体端子在图1中标记为 B0栅极G可以由栅极导体48和绝缘体46的薄层形成。绝缘体46通常是基于二氧化硅。栅极导体48通常由重掺杂的ρ型多晶硅形成。导电通路可以用来将栅极G连接到第一端子(如端子TA)并且可以用来将漏极D、 源极S以及本体B连接到第二端子(如端子ΤΒ)。在变容二极管42在电路中工作期间，端子TA和本文档来自技高网...
【技术保护点】
１．一种变容二极管，其包括：半导体本体；具有ｐ＋栅极导体的栅极；以及在本体中与所述ｐ＋栅极导体相邻的至少一个ｎ＋接触区域。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：A·拉特纳古玛尔，
申请(专利权)人：阿尔特拉公司，
类型：发明
国别省市：US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。