使用应力变化的侵入保护制造技术

技术编号:7134226 阅读:177 留言:0更新日期:2012-04-11 18:40
本发明专利技术涉及包括一种集成电路,该集成电路包括集成在衬底(5)上的电子电路,还包括用于保护电子电路(25)的保护装置。保护装置包括:i)第一应变封装层(10),提供在衬底(5)的第一侧,其中第一应变封装层(10)具有在与衬底(5)相平行的方向上的应变(S1),以及ii)禁用装置(20),被布置为在衬底(5)中的应变变化的控制下至少部分地禁用电子电路(25)。本发明专利技术还涉及制造这种集成电路的方法,以及包括这种集成电路的系统。该系统是从包括银行卡、智能卡、非接触式卡和RFID的组中选择的。根据本发明专利技术的集成电路的所有实施例实质上提供了对存储在或存在于电子电路中的数据的备选篡改保护。第一主要实施例组涉及一种集成电路,其中,通过检测篡改期间的应变变化以及随后禁用电子电路来获得篡改保护。第二主要实施例组涉及一种集成电路,其中,通过以下操作来获得篡改保护:设计应变封装层堆叠,使得篡改引起应变的释放,从而引起集成电路的机械分解(断裂、分层等),进而禁用电子电路。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种集成电路,包括集成在衬底上的电子电路,还包括用于保护电子 电路的保护装置。本专利技术还涉及制造这种集成电路的方法。本专利技术还涉及包括这种集成电 路的系统。
技术介绍
现今,许多(个人)数据存储在嵌入系统中的存储器模块上,例如用于付费TV或 电子钱包的智能卡。为保护数据,安全性应该尽可能地高。典型地,用安全密钥防止数据被 外部读出。一旦知道密钥,就可以读出数据。通过数据解密对数据的外部读出称为非侵入 式攻击。在侵入式攻击中,芯片被解封装,目的是直接读出存储器中的数据或通过UV辐射 来禁用密钥。两种方法都需要去除芯片封装,有时甚至还需要去除钝化层。通常,很难防 止这种类型的物理攻击。与IC的抗篡改有关的更多信息可以在以下文件中找到=USENIX Association,"Tamper Resistance-a Cautionary Note,,,The Second USENIX Workshop on Electronic Commerce Proceedings, Oakland, California, November 18—21,1996, pp 1-11,ISBN 1-880446-83-9(也可以在以下网站中找到www. cl. cam, ac. uk/ rial4/ tamper, html)。已知许多防止非侵入式攻击的方法,与IC安全有关的大多数公开主要针对这些 攻击。针对防止侵入式攻击,已知方法较少。同时,历史显示黑客定期作出更高明的攻击技 术。鉴于上述情况,需要备选类型的篡改保护。
技术实现思路
本专利技术的目的是提供一种集成电路,所述集成电路采用备选类型的篡改保护以防 止侵入式攻击和半侵入式攻击。本专利技术由独立权利要求限定。从属权利要求限定有利实施例。在第一方面,本专利技术涉及一种集成电路,包括集成在衬底上的电子电路,还包括用 于保护电子电路的保护装置,保护装置包括i)第一应变封装层,提供在衬底的第一侧,其 中第一应变封装层具有在与衬底平行的方向上的应变,以及ii)禁用装置,被布置为在衬 底中的应变变化的控制下至少部分地禁用电子电路。根据本专利技术的集成电路的特征的效果 如下。第一应变封装层至少在衬底上产生应力,这导致(在靠近第一应变封装层的区域中 至少局部地)相反地应变的衬底。对集成电路的篡改包含部分地去除第一应变封装层,这 在任何情况下都导致衬底上应力的局部改变,并且因此导致衬底中的应变变化。这种应变 变化可以用于直接或间接地控制电子电路的禁用。禁用电子电路防止对存储在电子电路中 的数据的访问,因此获得具有备选篡改保护的集成电路。有不同的用于禁用电子电路的选 择。这将在下文中基于对实施例的讨论来详细描述。在根据本专利技术的集成电路的实施例中,禁用装置包括i)至少一个应变检测器, 用于检测衬底中的应变变化,以及ii)禁用电路,被布置为从应变检测器接收表示应变变 化的信号,禁用电路耦合至电子电路以当检测到衬底中应变变化时禁用电子电路。如已经 讨论的,第一应变封装层在衬底中产生相反应变,具体地在衬底的面向第一应变封装层的 表面上产生相反应变。篡改第一应变封装层至少局部地导致第一应变封装层的应变变化, 从而也导致衬底中的应变变化。应变检测器测量应变变化,禁用电路可以被布置为当应变 变化超过特定阈值时禁用电子电路,这可以防止黑客检索存储在电子电路中的任何信息。 该实施例涉及具有高数据保护水平的第一主要实施例组。在根据本专利技术的集成电路的实施例中,应变检测器已经集成在衬底上。该实施例 提供了更节省成本的单片解决方案。在根据本专利技术的集成电路的实施例中,应变检测器包括电荷载流子迁移率检测 器,所述电荷载流子迁移率检测器被布置为检测衬底中的电荷载流子迁移率。已知应变对 电荷载流子迁移率有影响。因此可以通过监控电荷载流子迁移率来检测应变变化。电荷载 流子迁移率的变化指示应变的变化。在传统电荷载流子迁移率检测器中,电荷载流子迁移 率由输出电流量确定。在根据本专利技术的集成电路的实施例中,禁用装置包括用于检测衬底中的应变变化 的多个应变检测器,多个应变检测器分布在衬底表面,禁用电路被布置为从多个应变检测 器接收表示应变变化的信号。分布在衬底表面的多个应变检测器的特征是具有更大的应变 检测区覆盖范围,因此具有更好的篡改保护。在根据本专利技术的集成电路的实施例中,保护装置还包括在衬底的与第一面相反的 第二侧提供的第二应变封装层,第二应变封装层具有与第一应变封装层中的应变实质上相 同方向的应变。提供两个应变封装层(其中在衬底每侧提供一个应变封装层)得到了在机 械上更稳定的结构。更大的机械稳定性归因于衬底中更均勻的应变,即,在非篡改状态下应 变梯度更小或实际上没有应变梯度。另一优点是该实施例提供了两侧篡改保护。在根据本专利技术的集成电路的实施例中,第一应变封装层和/或第二应变封装层包 括聚合物或陶瓷材料薄膜。对封装层使用聚合物或陶瓷材料的优点是这些材料与已知的封 装工艺兼容并且容易涂覆到结构。在根据本专利技术的集成电路的实施例中,禁用装置还包括另一封装层,另一封装层 被提供在第一应变封装层上并且被布置为减小由第一应变封装层引起的衬底中的应变,衬 底以及第一封装层和另一封装层被配置为在衬底中应变变化下将集成电路机械分解,例如 使集成电路断裂或脱层,应变变化由篡改另一封装层引起,篡改另一封装层释放第一应变 封装层中的应变,从而增大衬底中的应变。篡改另一封装层导致衬底中的应变增大,这是因 为篡改另一封装层有效地释放了第一应变封装层中的应力。篡改另一封装层引起第一应变 封装层中的应力。因此,衬底可以因应变而弯曲,从而减小第一应变封装层中的应变。因 此,衬底的应变(具体地在衬底的面向第一封装层的表面的应变)增大(但是与最初在第 一封装层中存在的应变相反),具有电子电路的衬底可以产生裂缝、针孔或甚至完全断裂, 这可以禁用电子电路,从而可以防止在电子电路中存储的任何信息被黑客检索。备选地,释 放的应变可以导致集成电路脱层,这也有效地禁用了电子电路。在第一应变封装层上提供 另一封装层减小了衬底中的应变,因为在这种情况下第一应变封装层还给另一封装层施加应力。第一封装层施加的总应力分布在两个层上,从而施加到衬底的应力减小。该实施例 涉及第二主要实施例组。在根据本专利技术的集成电路的实施例中,另一封装层具有与第一应变封装层中的应 变实质上相反方向的应变。如果另一封装层具有相对于第一封装层的相反应变,则上段中 描述的效应更强。因此实现衬底中更大的应变减小。在根据本专利技术的集成电路的实施例中,衬底的厚度处于20 μ m至100 μ m的范围 中。除了其他因素以外,可以将衬底机械地分解(即,断裂)的简易性还取决于衬底的厚度。 如果衬底变得太厚,则不再能那么容易地使衬底断裂。在根据本专利技术的集成电路的实施例中,衬底具有空间变化的厚度以便于可控地使 衬底断裂。提供具有空间变化的厚度的衬底使得能够控制衬底断裂的位置。在多数情况中, 当衬底上第一应变封装层施加的应力超过特定最小值(特定最小值取决于多种因素)时, 衬底将在衬底比周围部分薄的位置断裂。此外,预先存在的缺陷和预先设计的缺陷(裂缝 和凹槽)使得可以在预先设计的位置产生裂缝并因此实现机械分解(即,断裂)。在本文档来自技高网...

【技术保护点】
一种集成电路,包括集成在衬底(5)上的电子电路(25),还包括用于保护电子电路的保护装置,保护装置包括:i)第一应变封装层(10),提供在衬底(5)的第一侧,其中第一应变封装层(10)具有在与衬底(5)平行的方向上的应变(S1),以及ii)禁用装置(20),被布置为在衬底(5)中的应变变化的控制下至少部分地禁用电子电路(25)。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员:罗曼诺·胡夫曼
申请(专利权)人:NXP股份有限公司
类型:发明
国别省市:NL

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1