本发明专利技术提供了一种鉴相器，包括：触发器、延迟单元、与触发器相连的锁存器、与触发器和延迟单元相连的第一异或门，与触发器和锁存器相连的第二异或门，所述鉴相器用于接收数据信号和时钟信号，输出代表所述时钟信号和所述数据信号相位关系的误差信号，以及，与所述数据信号翻转相关的参考信号，其中：所述第一异或门为电流模逻辑异或门，包括输出可调的第一偏置电流的第一偏置电流源电路，和/或，所述第二异或门为电流模逻辑异或门，包括输出可调的第二偏置电流的第二偏置电流源电路。本发明专利技术还提供一种相位调整方法。本发明专利技术可以防止对VCO模块引入噪声耦合。
【技术实现步骤摘要】
本专利技术涉及时钟与数据恢复系统，尤其涉及一种相位调整方法和鉴相器。
技术介绍
时钟与数据恢复系统广泛地应用于磁盘存储、无线通讯、光网络通讯等领域。图1 是一个典型的时钟与数据恢复系统的结构框图，其中包括鉴相器102、鉴频器104、电荷泵 (可选)&滤波器103、压控振荡器(VCO) 105、分频器106和数据恢复retimerlOl鉴频器104比较参考时钟与从分频器106下来的时钟信号，产生的误差信号经过电荷泵(可选)&滤波器103产生一个控制电压，使VC0105的频率振荡在预设的工作频率范围附近，然后鉴相器102比较输入数据与VCO反馈时钟的相位关系，当输入数据与反馈时钟相位锁定时，数据恢复retimerlOl对数据进行恢复，以便消除数据传输过程中产生的抖动和失真。理想情况下，时钟的有效沿应该采在数据的中间以达到最优的抗噪能力，但在实际的电路实现中，由于电荷泵上下电流源不匹配、环路各个模块器件失配、工艺偏差等非理想情况，导致环路锁定时，时钟的有效沿往往并不是采在数据的中间，环路锁定时时钟与数据存在一个固定的相差从而使误码率增大。该相差的引起可以等效为在电荷泵(可选)& 滤波器103里面存在一个偏差电流源I。ffset，如图1所示。随着鉴相器102的误差信号和参考信号的变化，该偏差电流源等效地对滤波器进行充电(或者放电)，导致VCO的控制电压上升(或者下降)从而使VCO产生的时钟偏离最佳采样点。为了实现最佳采样，往往要对环路加入相位调节功能，对锁定时的时钟或者数据进行调相，达到最小误码率。由于时钟的频率很高，因而通常在数据通路进行调相，其中一种常见的实现方法是在鉴相器里面实现相位调整，如图2所示。图2是一个典型的带相位调整功能的Hogge结构的鉴相器的框图。数据经过D触发器201下降沿触发后输出为Q1， 同时数据经过延迟单元Dl 203和相位调整单元204后得到延迟后的数据DATA_D，这两路信号送入异或门X0R205作用后产生代表时钟与数据相位关系的误差信号ERROR，另外，Ql信号经过锁存器202延迟半个时钟周期，得到信号Q2，Ql和Q2信号送入异或门X0R206作用后产生与数据翻转相关的参考信号REFERENCE，误差信号与参考信号送入电荷泵(可选)& 滤波器103得到VCO的控制电压，从而控制VCO输出的时钟相位。相位调整单元204可以直接对数据的翻转有效沿进行延迟，从而调整ERROR信号的脉宽，达到对VCO输出时钟相位的调整。另外一种相位调整的方法，由美国专利US 10159788提出。由于锁定时的固定相差可以等效为在图3中的滤波器108中存在一个偏差电流源I。ffsrt，该专利的思路是在滤波器处插入由PHASE_ADJUST和PHASE_ADJUST控制的开关电流源阵列，以此抵消等效的偏差电流源I。ffsrt。图3为该专利的模块框图，其中忽略了鉴频部分的线路。该专利在VCO控制电压，即滤波器108处加入了电流源阵列300和电流沉阵列350，通过PHASE_ ADJUST 和PHASE_ADJUST的选择使得等效的偏差电流源I。ffset被电流源阵列300 和/或电流沉阵列350所产生的电流所抵消，从而达到最佳采样。该专利的一个缺点是，由PHASE_ADJUST和PHASE_ADJUST 控制的开关阵列直接与VCO控制线相连，由开关所产生的和/或从外部引入的噪声很容易通过寄生电容或者衬底耦合到VCO关键模块里面，从而使VCO的输出时钟相位发生抖动。该专利的另外一个缺点是，相位调节是不连续的，而且取决于所使用的开关阵列的多少，这一方面使得真正意义上的最佳采样不容易达至IJ，另一方面调相的精度要求越高就需要占用越多的管脚资源
技术实现思路
本专利技术要解决的技术问题是提供一种相位调整方法和鉴相器，不会对VCO引入噪声華禹合。为了解决上述问题，本专利技术提供了一种鉴相器，所述鉴相器包括触发器、延迟单元、与触发器相连的锁存器、与触发器和延迟单元相连的第一异或门，与触发器和锁存器相连的第二异或门，所述鉴相器用于接收数据信号和时钟信号，输出代表所述时钟信号和所述数据信号相位关系的误差信号，以及，与所述数据信号翻转相关的参考信号，其中所述第一异或门为电流模逻辑异或门，所述第一异或门包括第一偏置电流源电路，所述第一偏置电流源电路输出可调的第一偏置电流，用于控制所述第一异或门输出的所述误差信号的幅度；和/或，所述第二异或门为电流模逻辑异或门，所述第二异或门包括第二偏置电流源电路，所述第二偏置电流源电路输出可调的第二偏置电流，用于控制所述第二异或门输出的所述参考信号的幅度。进一步地，上述鉴相器还可具有以下特点，所述第一偏置电流源电路或第二偏置电流源电路包括多个并联的电流源，以及多个开关单元，每个开关单元控制一个电流源的连通或断开。进一步地，上述鉴相器还可具有以下特点，所述鉴相器还包括连续相位调整单元， 所述第一偏置电流源电路和所述第二偏置电流源电路通过连续相位调整单元相连，其中所述第一偏置电流源电路包括1个离散电流源110，N个离散电流源111至I1N， IlO至IlN构成所述第一偏置电流源电路的N+1个并联支路；所述第二偏置电流源包括1个离散电流源120，N个离散电流源121至I2N，120 至I2N构成所述第二偏置电流源电路的N+1个并联支路；耦合开关阵列Kl至KN，其中，Kj 控制离散电流源Ilj和I2j，且使得Ilj连通时，I2j断开，Ilj断开时，I2j连通；所述连续相位调整单元用于输出由差分电压控制的可变的两路电流，其中一路作为所述第一偏置电流源电路的一并联支路，另一路作为所述第二偏置电流源电路的一并联支路，所述两路电流大小相等，方向相反，控制所述第一偏置电流和所述第二偏置电流产生大小相等，方向相反的变化。进一步地，上述鉴相器还可具有以下特点，所述第一异或门，用于当时钟信号领先或落后数据信号T。ffsrt时，按如下方式调整第一偏置电流源电路输出的第一偏置电流，减小或增加误差信号的幅度Δ IeeeR1*T/2 = IEEERl*Toffset其中，I·为调整前的第一偏置电流，Δ I·为调整后的第一偏置电流和调整前的第一偏置电流之间的差值，所述T为时钟信号的周期，Rl是第一偏置电流源电路的负载电阻；所述第 二异或门，用于当时钟信号领先或落后数据信号T。ffsrt时，保持参考信号幅度不变；或者，所述第一异或门，用于当时钟信号领先或落后数据信号T。ffsrt时，保持误差信号幅度不变；所述第二异或门，用于当时钟信号领先或落后数据信号T。ffsrt时，按如下方式调整第二偏置电流源电路输出的第二偏置电流，增加或减小参考信号的幅度Δ IkefR2*T/2 = IeeeRI^Toffset其中，所述Δ Ikef为调整后的第二偏置电流和调整前的第二偏置电流之间的差值， R2是第二偏置电流源电路的负载电阻。进一步地，上述鉴相器还可具有以下特点，所述第一异或门，用于当时钟信号领先或落后数据信号T。ffsrt时，按如下方式调整第一偏置电流，减小或增加误差信号的幅度2* Δ IekkR1*T/2 = IeeeRI^Toffset其中，所述Iekk为调整前的第一偏置电流，Δ Ieee为调整后本文档来自技高网...
【技术保护点】
１．一种鉴相器，所述鉴相器包括：触发器、延迟单元、与触发器相连的锁存器、与触发器和延迟单元相连的第一异或门，与触发器和锁存器相连的第二异或门，所述鉴相器用于接收数据信号和时钟信号，输出代表所述时钟信号和所述数据信号相位关系的误差信号，以及，与所述数据信号翻转相关的参考信号，其特征在于，所述第一异或门为电流模逻辑异或门，所述第一异或门包括第一偏置电流源电路，所述第一偏置电流源电路输出可调的第一偏置电流，用于控制所述第一异或门输出的所述误差信号的幅度；和／或，所述第二异或门为电流模逻辑异或门，所述第二异或门包括第二偏置电流源电路，所述第二偏置电流源电路输出可调的第二偏置电流，用于控制所述第二异或门输出的所述参考信号的幅度。
【技术特征摘要】
【专利技术属性】
技术研发人员：廖健生，曹善勇，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：94
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。