DMOS器件及制造方法技术

本发明专利技术公开了一种DMOS器件，其漂移区的横向杂质分布不均匀，且处于有源区的漂移区杂质浓度大于隔离氧化层下漂移区杂质浓度。本发明专利技术公开了一种DMOS器件的制造方法，包括步骤：在形成漂移区区域进行从高能量到低能量的多次离子注入；在形成隔离氧化层的区域进行硅刻蚀；形成隔离氧化层，对漂移区进行热推进。本发明专利技术公开了另一种的DMOS器件的制造方法，包括步骤：进行第一次离子注入形成一轻掺杂漂移区、形成隔离氧化层、对轻掺杂漂移区进行热推进；进行注入能量小于第一次离子注入的第二次离子注入；进行杂质热推进。本发明专利技术能降低导通电阻、减小大注入效应、增加导通击穿电压，还能使器件的截止击穿电压保持不变或提高。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路制造领域，特别是涉及一种DMOS器件，本专利技术还涉及该DMOS器件制造方法。
技术介绍
高压DMOS是BCD (Bipolar-CMOS-DMOS)工艺中的重要器件之一，其特性的重要标准是击穿电压(包括截止态击穿电压和导通态击穿电压)和导通电阻，DMOS的器件优化主要都是围绕提高击穿电压和降低导通电阻上。截止态击穿电压的提高和热电子效应的降低可由漂移区掺杂浓度的降低来实现，可是导通态击穿电压的提高则要通过适当增加漂移区的掺杂、减小大注入效应而达到，降低导通电阻的最有效手段就是增加漂移区的掺杂浓度。 因此在DMOS的截止态击穿电压、导通态击穿电压和导通电阻优化上，对漂移区的掺杂要求是矛盾的，这也是常规DMOS特性优化的主要制约因素。
技术实现思路
本专利技术所要解决的技术问题是提供一种DMOS器件，能够降低导通电阻、减小大注入效应、增加导通击穿电压，同时还能使器件的截止击穿电压保持不变或提高。为此，本专利技术还提供了 DMOS器件的制造方法。为解决上述技术问题，本专利技术提供的DMOS器件的漂移区的横向杂质分布不均勻， 处于DMOS器件有源区的漂移区的杂质浓度大于隔离氧化层下漂移区杂质浓度。更优选择，本专利技术的DMOS器件，包括一第二导电类型的轻掺杂漂移区，形成于一第一导电类型硅衬底上；一第一导电类型的沟道区，形成于所述轻掺杂漂移区上；一第二导电类型的源区，形成所述沟道区上；一第二导电类型的漏区，形成在所述轻掺杂漂移区上并和所述沟道区在横向上间隔一距离；一隔离氧化层，形成在所述轻掺杂漂移区上并在横向上和所述漏区相邻接以及与所述沟道区相隔一距离；处于所述沟道区和所述隔离氧化层间的漂移区杂质浓度大于所述隔离氧化层底部的漂移区杂质浓度；一栅极，形成于所述沟道区上方并横向延伸至所述隔离氧化层上方，覆盖了所述沟道区和部分漂移区，并通过一栅氧和所述沟道区以及所述部分漂移区隔离。更优选择，所述隔离氧化层为局部场氧隔离氧化层或浅沟槽隔离氧化层。为解决上述技术问题，本专利技术提供的第一种DMOS器件的制造方法为，形成漂移区时包括如下步骤步骤一、在形成所述漂移区的区域进行多次离子注入，所述多次离子注入的注入能量按照注入的先后顺序逐渐降低。对于N型DM0S，所述多次离子注入的注入杂质为磷或砷,注入能量为IOKeV 1500KeV，注入剂量范围为IellcnT2 IeHcnT2 ；对于P型DMOSjjf 述多次离子注入的注入杂质为硼，注入能量为^feV lOOOKeV，注入剂量范围为IellcnT2 IeHcnT20步骤二、在形成隔离氧化层的区域进行硅刻蚀。所述隔离氧化层为局部场氧隔离氧化层或浅沟槽隔离氧化层，当所述隔离氧化层为局部场氧隔离氧化层时，所述硅刻蚀的厚度范围为100埃 1000埃。当所述隔离氧化层为浅沟槽隔离氧化层时，所述硅刻蚀采用浅沟槽隔离工艺的浅沟槽刻蚀工艺形成，槽深范围1000埃 3000埃。步骤三、形成所述隔离氧化层，对所述漂移区进行热推进。当所述隔离氧化层为局部场氧隔离氧化层时，采用局部场氧隔离工艺即采用高温氧化的方法形成所述隔离氧化层，并能同时对所述漂移区进行热推进。当所述隔离氧化层为浅沟槽隔离氧化层时，采用化学气相淀积工艺在所述浅沟槽中填入氧化硅并采用化学机械抛光工艺进行平坦化后形成所述隔离氧化层，之后再对所述漂移区进行热推进。本专利技术方法通过硅刻蚀，能使在所述隔离氧化层底部硅中经多次离子注入后的低能量注入的杂质随着硅刻蚀而去除，从而使形成的漂移区的杂质浓度在横向上不均勻，其中有源区的漂移区杂质浓度大于所述隔离氧化层底部的漂移区杂质浓度。为解决上述技术问题，本专利技术提供的第二种DMOS器件的制造方法为，形成漂移区时包括如下步骤步骤一、在形成所述漂移区的区域进行第一次离子注入形成一轻掺杂漂移区、形成隔离氧化层、对所述轻掺杂漂移区进行热推进。当所述隔离氧化层为局部场氧隔离氧化层时，采用局部场氧隔离工艺形成所述隔离氧化层；当所述隔离氧化层为浅沟槽隔离氧化层时，采用浅沟槽隔离工艺形成所述隔离氧化层。对于N型DM0S，所述第一次离子注入的注入杂质为磷或砷，注入能量为IOKeV 1500KeV，注入剂量范围为IellcnT2 lel3cnT2。对于P型DM0S，所述第一次离子注入的注入杂质为硼，注入能量为^feV lOOOKeV，注入剂量范围为 IellcnT2 lel3cm_2。步骤二、在形成所述漂移区的区域进行第二次离子注入，所述第二次离子注入的注入能量小于第一次离子注入的注入能量；所述第二次离子注入使得处于DMOS器件的有源区的所述轻掺杂漂移区上部的离子浓度增加并形成一中掺杂漂移区，处于所述隔离氧化层下方的所述轻掺杂漂移区则会受到所述隔离氧化层的阻挡作用而保持浓度不变。对于N 型DM0S，所述第二次离子注入的注入杂质为磷或砷，注入能量为20KeV 200KeV，注入剂量范围为lellcnf2 lel3Cm_2 ；对于P型DM0S，所述第二次离子注入的注入杂质为硼，注入能量为5KeV IOOKeV,注入剂量范围为IellcnT2 lel3cm_2。步骤三、对所述第二次离子注入的杂质进行热推进，由所述轻掺杂漂移区和所述中掺杂漂移区一起构成所述漂移区。这样，最终形成的所述漂移区具有横向不均勻性，且处于DMOS器件有源区的漂移区即所述中掺杂漂移区的杂质浓度大于隔离氧化层下漂移区即所述轻掺杂漂移区的杂质浓度。本专利技术DMOS器件通过隔离氧化层下漂移区即轻掺杂漂移区实现DMOS的高击穿电压即能使DMOS器件的截止击穿电压保持不变或提高；又通过有源区的漂移区即沟道和隔离氧化层之间中掺杂漂移区的掺杂浓度的提高，能有效提高DMOS的导通击穿电压，还能降低DMOS的导通电阻，增宽DMOS的安全工作区。附图说明下面结合附图和具体实施方式对本专利技术作进一步详细的说明图1-图5是本专利技术实施例一 DMOS器件制造方法的各步骤中器件结构示意5图6-图10是本专利技术实施例二 DMOS器件制造方法的各步骤中器件结构示意图。 具体实施例方式如图5所示，本专利技术实施例DMOS器件的结构示意图，本专利技术实施例DMOS器件包括一第二导电类型的轻掺杂漂移区102，形成于一第一导电类型硅衬底101上。一第一导电类型的沟道区108，形成于所述轻掺杂漂移区102上。一第二导电类型的源区109，形成所述沟道区108上。一第二导电类型的漏区110，形成在所述轻掺杂漂移区102上并和所述沟道区108在横向上间隔一距离。一隔离氧化层106，形成在所述轻掺杂漂移区上并在横向上和所述漏区相邻接以及与所述沟道区相隔一距离。所述隔离氧化层106为一局部场氧隔离氧化层。处于所述沟道区108和所述隔离氧化层106间的漂移区102即为中掺杂漂移区 107的杂质浓度大于所述隔离氧化层底部的漂移区102即为轻掺杂漂移区105的杂质浓度。 即使得漂移区102在横向上不均勻。一栅极111，形成于所述沟道区108上方并横向延伸至所述隔离氧化层106上方， 覆盖了所述沟道区108和部分漂移区102即部分中掺杂漂移区107或部分轻掺杂漂移区 105，并通过一栅氧112和所述沟道区108以及所述部分漂移区102隔离。如图1至图5所示，为本专利技术实施例一 DMOS器件制造方法的各步骤中器件结本文档来自技高网...

【技术保护点】
１．一种ＤＭＯＳ器件，其特征在于：ＤＭＯＳ器件漂移区的横向杂质分布不均匀，且处于ＤＭＯＳ器件有源区的漂移区的杂质浓度大于隔离氧化层下漂移区杂质浓度。

【技术特征摘要】

【专利技术属性】
技术研发人员：钱文生，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：31