一种低速率扩频通信发射基带系统技术方案

本发明专利技术涉及一种低速率扩频通信发射基带系统，所述的系统用现场可编程门阵列(FPGA)和直接数字频率合成器(DDS)实现参数可设置的低速率扩频发射基带系统，具体包含：FPGA芯片、DDS芯片及外围模块；FPGA芯片包含：时钟信号发生模块；RS-232串行通信模块；中心控制模块；组帧模块；信道编码模块；PN码发生器模块；数字成型滤波器模块；和DDS工作状态控制器。DDS芯片包含：相位累加器模块、波形ROM模块、D/A转换模块和低通滤波模块，用于数模转换和信号调制；FPGA芯片的输入输出端口与DDS芯片的输入端口相连，将待调制的数据输入和状态控制信号至DDS芯片，控制DDS芯片的工作模式。

【技术实现步骤摘要】

【技术保护点】
１．一种低速率扩频通信发射基带系统，其特征在于，所述的系统用现场可编程门阵列（ＦＰＧＡ）和直接数字频率合成器（ＤＤＳ）实现参数可设置的低速率扩频发射基带系统，该系统具体包含：ＦＰＧＡ芯片、ＤＤＳ芯片及外围器件；所述的ＦＰＧＡ芯片包含如下功能模块：时钟信号发生模块，通过对基准时钟信号进行分频产生用于各个功能模块的时钟信号，通过对码周期进行计数来产生控制信息速率的时钟信号；ＲＳ－２３２串行通信模块，包括：ＲＳ－２３２接收器和ＲＳ－２３２发送器，所述的ＲＳ－２３２接收器接收来自ＲＳ－２３２口的数据，所述的ＲＳ－２３２发送器在中心控制模块的控制下向ＲＳ－２３２口发送数据；中心控制模块，收到串口通信模块发来的数据后判断数据内容，然后根据数据的内容和通信协议控制整个发射基带的工作状态；组帧模块，组帧是按照通信协议对数据进行分组，并在每帧数据中进行加帧头和帧标志的处理和编排；信道编码模块，按照通信协议对待发数据进行卷积、交织和差分编码，以降低数据传输中的误码率；ＰＮ码发生器模块，采用移位寄存器产生扩频所用的伪随机序列，用于对编码组帧后的数据进行扩频处理；扩频模块，按照通信协议约定的ＰＮ码长和码速率对每个信息ｂｉｔ进行异或运算，即将信道中待传输的数据流与ＰＮ码发生器产生的ＰＮ码流进行异或运算；数字成型滤波器模块，用来减小旁瓣功率，按照通信方案的要求计算滤波器的传递函数，用ＩＰ核产生的ＦＩＲ滤波器完成数字成型滤波；和ＤＤＳ工作状态控制器，用于输出包含复位、待发信道数据、向ＤＤＳ可编程寄存器写入的数据和参考时钟状态的控制信息；所述的ＤＤＳ芯片包含如下模块：相位累加器模块、波形ＲＯＭ模块、Ｄ／Ａ转换模块和低通滤波模块，用于数模转换和信号调制；所述的ＦＰＧＡ芯片向所述的ＤＤＳ芯片提供复位、参考时钟、待发数据和控制数据四类信号；所述的ＦＰＧＡ芯片的ＩＯ口与ＤＤＳ芯片的复位信号输入管脚相连向ＤＤＳ芯片提供复位信号；所述的ＦＰＧＡ芯片的ＩＯ口与ＤＤＳ芯片的参考时钟输入管脚相连向ＤＤＳ芯片提供参考时钟信号；所述的ＦＰＧＡ芯片的ＩＯ与ＤＤＳ芯片的Ａ／Ｄ总线相连向ＤＤＳ芯片的可编程寄存器输入控制字，控制ＤＤＳ的工作状态，使ＤＤＳ芯片完成调制、数模转换等功能。...

【技术特征摘要】

【专利技术属性】
技术研发人员：马冠一，李婧华，范江涛，张杰，
申请(专利权)人：中国科学院国家天文台，
类型：发明
国别省市：11