一种监控台阶仪测量芯片沟槽深度准确度的方法技术

本发明专利技术公开了一种监控台阶仪测量芯片沟槽深度准确度的方法，以降低对芯片沟槽深度进行监控的时延、提高沟槽深度监控的准确性以及达到对台阶仪测量芯片沟槽深度的准确度进行监控的目的。该方法包括：选取多片晶圆，针对每一片晶圆，通过台阶仪测量得到晶圆划片道区的沟槽深度与硬掩模层的厚度确定出晶圆芯片区中的沟槽的深度；并通过分析该多片晶圆的芯片区的沟槽的深度值，确定台阶仪对沟槽深度进行测量的准确度是否达到准确度要求。采用本发明专利技术技术方案可缩短对沟槽深度进行控制的时延、提高了对芯片沟槽深度进行控制的精确度，并且实现了对台阶仪测量沟槽深度的准确度进行监控的目的。

【技术实现步骤摘要】

本专利技术涉及半导体器件版图设计
，尤其涉及一种监控台阶仪测量芯片沟 槽深度准确度的方法。
技术介绍
源漏击穿电压Bvdss和源漏导通电阻Rdson是低压沟槽DMOS(DMOS)器件较为关 键的参数，该两个参数相互之间较为敏感，一般情况下，Bvdss的期望值为20伏 100伏， Rdson的期望值为低于十几毫欧，由于Bvdss和Rdson的取值与沟槽深度有关，因此沟槽深 度不同可能会确定出不同取值的Bvdss和Rdson，因此，在干刻沟槽工艺过程中，对沟槽的 深度进行精确的控制显得尤为重要。目前，普通设计的 DMOS (Double-diffused Metal Oxide kmiconductor，双扩散 金属氧化物半导体)沟槽光刻层版图只需要在晶圆的芯片区有沟槽图形，但是目前的沟槽 的深度与宽度的比值较大，一般情况下，如图3A所示，芯片区的沟槽的宽度约为0. 4um，沟 槽的深度为1. 3um 2. 5um左右，而台阶仪的探测针的直径一般为十几um以上，因此，若采 用台阶仪对芯片沟槽的深度进行测量将可能会破坏芯片的内部结构，因此，目前还不能采 用台阶仪对芯片沟槽的深度进行测量。目前，监控沟槽深度所采用的方式为预先试做先行 片，并将先行片进行SEMScanning Electron Microscope.，扫描电子显微镜)切片，在进行 沟槽蚀刻工序时，通过扫描SEM观察干刻后得到的沟槽的深度是否达到预定的深度要求， 若没有，则通过计算刻蚀速率或增加刻蚀时间或减少刻蚀时间来控制沟槽的深度达到设定 的深度要求。现有技术，虽然能够在一定程度上控制沟槽的深度达到设定的深度要求，但是仍 然存在以下缺陷(1)由于在每次进行沟槽刻蚀时，都需要大量的先行片做切片监控，并且再用SEM 对沟槽当前的深度进行测量，再根据SEM测量得到的数据决定是否调整干刻沟槽的时间， 因此，耗时比较长。(2)若干刻设备处于工作不良状态，刻蚀速率有波动时，在沟槽的深度没有达到设 定的深度要求，若根据该波动的刻蚀速率来调整干刻时间将可能导致刻蚀后的沟槽的深度 不准确，继而将会导致产品的良率；另外，若SEM本身存在测量精确度较低的问题时还可能 导致对沟槽当前深度进行测量得到的测量数据不准确，从而导致实际刻蚀后的沟槽的深度 并不能达到设定的深度要求。
技术实现思路
本专利技术实施例提供，以降低对芯 片沟槽深度进行监控的时延、提高沟槽深度监控的准确性以及达到对台阶仪测量芯片沟槽 深度的准确度进行监控的目的。一种监控台阶仪测量芯片沟槽深度的准确度的方法，包括针对划片道区的十字交错区填充极性与芯片区的沟槽光刻层的极性相同沟槽深 度测试模块的多片晶圆中的每一片晶圆，为所述晶圆设置对应的刻蚀时长，执行下述步骤 得到所述多片晶圆的芯片区的沟槽深度d 在所述晶圆表面生成一层保护膜；对所述晶圆的芯片区与划片道区进行沟槽光刻 与沟槽刻蚀处理，沟槽刻蚀时长为所述晶圆对应的设定的刻蚀时长，在所述芯片区形成第 一沟槽，在所述划片道区的沟槽深度测试模块中形成用于对所述第一沟槽的深度进行检测 的第二沟槽；采用台阶仪测量所述第二沟槽的深度为dl ；根据所述dl与所述保护膜的厚度 d2得到所述第一沟槽的深度d ；采用扫描电子显微镜测量所述多片晶圆的划片道区的第二沟槽的深度为d’ ；根据通过所述台阶仪得到的多片晶圆的第二沟槽的深度d2、第一沟槽深度d以及 通过扫描电子显微镜得到的所述多片晶圆的第二沟槽的深度d，确定出所述台阶仪测量芯 片区的沟槽深度的准确度是否达到准确度要求。本专利技术实施例中，一方面，将台阶仪测量得到的多个晶圆的芯片区的第一沟槽深 度与扫描电子显微镜测试得到的相应晶圆的第一沟槽的深度值进行比较，从而判断台阶仪 测量沟槽深度的准确度是否符合期望的要求，从而实现了对台阶仪测量沟槽深度的准确度 进行监控，以保证测量得到的芯片区的沟槽深度值的准确性；另一方面，在晶圆的划片道区 引入沟槽深度测试模块，并对晶圆的芯片区与划片道区都进行沟槽光刻与沟槽刻蚀操作， 在芯片区与划片道区的沟槽深度测试模块中形成沟槽；通过台阶仪测量出沟槽深度测试模 块中的沟槽的深度，并根据该沟槽的深度与晶圆表面的保护膜的厚度确定出芯片区的沟槽 的深度。采用本专利技术技术方案，只需要采用台阶仪即可实时、准确的监控芯片区的沟槽的深 度，从而克服了现有技术中每次对芯片沟槽深度进行测量时需要通过扫描电子显微镜对先 行片进行切片处理来测量得到芯片区沟槽的深度至，并根据沟槽的深度确定是否调整干刻 时间而导致对沟槽深度监控延时较大、准确度较低的问题。附图说明图IA为本专利技术实施例中监控台阶仪测量芯片沟槽深度准确度的方法流程；图IB为本专利技术实施例中测量得到晶圆芯片区沟槽深度的方法流程图；图2A为现有技术中晶圆表面的示意图；图2B为本专利技术实施例中在晶圆表面的十字区域划片道内引入沟槽深度测试模块 的示意图；图3A为现有技术中在晶圆的芯片区形成沟槽的示意图；图;3B为本专利技术实施例中在晶圆的芯片区与划片道区形成沟槽的示意图；图4为本专利技术实施例中用于对台阶仪测试沟槽深度的准确度进行检测的数据列 表；图5为本专利技术实施例中台阶仪、SEM测试沟槽深度以及计算所的沟槽深度之间的 对应关系曲线图；图6为本专利技术实施例中晶圆芯片沟槽深度与消耗的总刻蚀时长对应表。具体实施例方式下面结合说明书附图对本专利技术实施例进行详细的描述。参见图1A，为本专利技术实施例中监控台阶仪测量芯片沟槽深度准确度的方法流程， 该流程包括步骤步骤101、选取多片相同的晶圆，包括材质、极性都相等。步骤102、分别为该多片晶圆设定对应的沟槽刻蚀时长，并且该多片晶圆对应的沟 槽刻蚀时长呈线性变化。步骤103、针对每一个晶圆，在该晶圆的芯片区与划片道区进行沟槽刻蚀，沟槽刻 蚀时长与该晶圆对应的设定的刻蚀时长相同，分别在芯片区与划片道区形成沟槽；并通过 台阶仪测量得到该晶圆的划片道区的沟槽的深度，根据该沟槽深度与保护膜的厚度即可得 到该晶圆芯片区的沟槽的深度d，并采用SEM直接测量得到该晶圆芯片区的沟槽的深度d’。步骤104、根据台阶仪测量得到的该多个晶圆的划片道区的沟槽的深度值、芯片区 沟槽的深度值d以及SEM测量得到的该多个晶圆的芯片区沟槽的深度值，确定台阶仪测量 沟槽深度的准确度是否符合期望要求。上述流程中的步骤104的具体实现流程如图IB所示。参见图1B，为本专利技术实施例中测量得到晶圆芯片区沟槽深度的方法流程图，该流 程以上述多片晶圆中的任意一晶圆为例进行说明，预先在晶圆表面的十字交错区填充形状 为长方体的模块(即沟槽深度测试模块)，该模块的极性与芯片区的沟槽光刻层的极性相 同，并且在光刻工艺时，该长方体模块为光刻打开区；该流程包括以下步骤步骤201、在晶圆21表面生成一层保护膜，如硬掩膜层31。该步骤中的晶圆的结构如图2B所示，是在现有的如图2A所示的晶圆21的全部或 部分十字交错区22中填充沟槽深度测试模块23所得。较佳地，为了达到更好的测量沟槽 深度的效果，本专利技术实施例中，晶圆21中的相对于晶圆表面均勻分布的多个十字交错区22 中填充有沟槽深度测试模块23，如图2B所示，晶圆21表面中均勻分布的5个十字交错区 22中填充有沟槽深度测试模块23。其中，沟槽深度测试模块23本文档来自技高网...

【技术保护点】
一种监控台阶仪测量芯片沟槽深度的准确度的方法，其特征在于，包括：针对划片道区的十字交错区填充极性与芯片区的沟槽光刻层的极性相同沟槽深度测试模块的多片晶圆中的每一片晶圆，为所述晶圆设置对应的刻蚀时长，执行下述步骤得到所述多片晶圆的芯片区的沟槽深度ｄ：在所述晶圆表面生成一层保护膜；对所述晶圆的芯片区与划片道区进行沟槽光刻与沟槽刻蚀处理，沟槽刻蚀时长为所述晶圆对应的设定的刻蚀时长，在所述芯片区形成至少一个第一沟槽，在所述划片道区的沟槽深度测试模块中形成用于对所述第一沟槽的深度进行检测的第二沟槽；采用台阶仪测量所述第二沟槽的深度为ｄ１；根据所述ｄ１与所述保护膜的厚度ｄ２得到所述第一沟槽的深度ｄ；采用扫描电子显微镜测量所述多片晶圆的划片道区的第二沟槽的深度为ｄ’；根据通过所述台阶仪得到的多片晶圆的第二沟槽的深度ｄ２、第一沟槽深度ｄ以及通过扫描电子显微镜得到的所述多片晶圆的第二沟槽的深度ｄ，确定出所述台阶仪测量芯片区的沟槽深度的准确度是否达到准确度要求。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈勇，方绍明，张立荣，王新强，曾永祥，
申请(专利权)人：北大方正集团有限公司，深圳方正微电子有限公司，
类型：发明
国别省市：11