本发明专利技术公开了一种CMMB中LDPC码的译码算法，包括以下步骤：(a)对LDPC码的现有校验矩阵进行置换，得到由18个256×9216的子矩阵组成的新校验矩阵，且每个子矩阵的每一列仅包含一个“1”；(b)将新校验矩阵应用于部分并行译码器中，控制单元控制整个部分并行译码器进行系统初始化；(c)信息更新单元接收变量节点存储单元的信息，与校验节点存储单元的信息共同作用，完成所有变量节点和校验节点的信息更新，直至CMMB中LDPC码的译码完成。本发明专利技术减少了译码过程中的信息存储量，有效地提高了信息收敛速度，降低了迭代次数，提高了译码效率；同时，还降低了硬件的实现难度。
【技术实现步骤摘要】
本专利技术涉及一种译码器，具体地说，是涉及一种CMMB中LDPC码的部分并行译码算法及译码器。
技术介绍
低密度奇偶校验(LDPC)码是一种具有逼近shannon限的优秀纠错码，具有极强的纠错和检错能力。近年来，低密度奇偶校验码的优异性能及其良好的应用前景已引起了研究人员的高度重视，现已成功应用于多个行业标准，如第二代欧洲数字电视广播标准 (DVB-S》、地面数字电视广播标准(CDTTB)、我国2006年提出的中国移动多媒体广播标准 (CMMB)。CMMB系统的信道编码采用LDPC码作为内码，此LDPC码的现有校验矩阵是经过精心设计构造出来的一种高度结构化的稀疏矩阵，具有巧妙的准循环特点(1) 1/2码率的校验矩阵H为4608 X 9216，可以划分为256个18X9216的行子矩阵，其中下一个子矩阵可通过上一个子矩阵向右循环移36位而得到；也可以划分为256个 4608X36的列子矩阵，其中后一个子矩阵可通过前一个子矩阵向下移18位而得到；这种校验矩阵的行重为6，列重为3。0)3/4码率的校验矩阵H为2304X9216，可以划分为256个9X9216的行子矩阵，其中下一个子矩阵可通过上一个子矩阵向右循环移36位而得到；也可以划分为256个 2304X36的列子矩阵，其中后一个子矩阵可通过前一个子矩阵向下移9位而得到；这种校验矩阵的行重为12，列重为3。在校验矩阵中只有极少数矩阵元素为“1”，绝大多数矩阵元素为零，上述所谓校验矩阵的行重即是指矩阵的每行中“1”的个数，而所谓的列重即是指矩阵的每列中“1”的个数。CMMB中LDPC码的标准校验矩阵很大，为了便于分析和阐述原理，此处构造一个和标准校验矩阵具有类似结构的较小的矩阵Ha以便分析。权利要求1.CMMB中LDPC码的译码算法，其特征在于，包括以下步骤(a)对LDPC码的现有校验矩阵进行置换，得到由18个256X9216的子矩阵组成的新校验矩阵，且每个子矩阵的每一列仅包含一个“1” ；(b)将新校验矩阵应用于部分并行译码器中，控制单元控制整个部分并行译码器进行系统初始化；(c)信息更新单元接收变量节点存储单元的信息，与校验节点存储单元的信息共同作用，完成所有变量节点和校验节点的信息更新，直至CMMB中LDPC码的译码完成。2.根据权利要求1所述的CMMB中LDPC码的译码算法，其特征在于，所述步骤(a)中对 LDPC码的现有校验矩阵进行置换的置换方法为(al)将LDPC码的现有校验矩阵中第1行和由第1行循环移位生成的所有行构成第1 个子矩阵，该子矩阵占据新校验矩阵的第1行至第256行；(a2)将LDPC码的现有校验矩阵中第2行和由第2行循环移位生成的所有行构成第2 个子矩阵，该子矩阵占据新校验矩阵的第257行至第512行；(a3)按照上述方法，类推至LDPC码的现有校验矩阵的第18行，得到18个256X9216 的子矩阵，从而构成LDPC码的新校验矩阵。3.根据权利要求1或2所述的CMMB中LDPC码的译码算法，其特征在于，所述步骤(c) 的具体步骤包括(cl)预处理单元对输入的校验节点信息和变量节点信息进行处理； (c2)最小值次小值计算单元按照补偿最小和算法对预处理后的信息进行处理，并更新当前行的校验节点信息，然后由变量节点更新单元对与当前处理行的校验节点相连的变量节点进行信息更新；(c3)判断是否完成所有变量节点的信息更新，如果是，则执行(c5)，反之，则执行 (c4)；(c4)变量节点存储单元将变量节点的更新信息传输至与之相连的下一行校验节点，并执行(cl) (c3)；(c5)根据λ η的值判定第η比特的接收值，η = 1，...，N。4.根据权利要求3所述的CMMB中LDPC码的译码算法，其特征在于，所述步骤(cl)的具体方法为首先从变量节点存储单元中读取和当前处理行校验节点相连的变量节点信息；然后再从当前处理行的校验节点存储单元中读取当前行的当前校验节点信息，两者相减，所得到即为预处理单元的输出信息，将该信息传输到最小值次小值计算单元，同时将该信息存入移位存储器中。5.根据权利要求4所述的CMMB中LDPC码的译码算法，其特征在于，所述步骤(c2)中补偿最小和算法的具体方法为首先对预处理单元的处理结果求取最小值mini、次小值min2，以及求取处理结果的所有值的符号的乘积signs ；然后针对每一个校验节点的更新信息，取出它的符号signx 与signs做异或运算得到更新后的符号signf ；最后将预处理单元的处理结果的绝对值与 mini进行比较，若相等，则它更新后的值为(Signf)min2，反之，则它更新后的值为(signf) mini。6.根据权利要求5所述的CMMB中LDPC码的译码算法，其特征在于，所述步骤(c2)中变量节点更新单元完成变量节点的信息更新的具体方法为将经过最小值次小值计算单元处理后的校验节点的更新信息与移位寄存器中存储的值相加得到与校验节点相连的变量节点的更新信息。7.CMMB中LDPC码的部分并行译码器，其特征在于，包括变量节点存储单元，与该变量节点存储单元进行信息交换的至少一个信息更新单元，以及对变量节点存储单元和所有信息更新单元进行控制的控制单元。8.根据权利要求7所述的CMMB中LDPC码的部分并行译码器，其特征在于，所述信息更新单元包括用于存储校验节点信息的校验节点存储单元、用于对待更新信息进行预处理的预处理单元、用于对预处理单元的处理结果进行补偿最小和算法的最小值次小值计算单元，以及用于完成变量节点信息更新的变量节点更新单元和移位寄存器。9.根据权利要求8所述的CMMB中LDPC码的部分并行译码器，其特征在于，所述校验节点存储单元和变量节点存储单元均由存储器构成。10.根据权利要求9所述的CMMB中LDPC码的部分并行译码器，其特征在于，所述控制单元由状态器构成，预处理单元由处理器构成，而最小值次小值计算单元则由计算器构成。全文摘要本专利技术公开了一种CMMB中LDPC码的译码算法，包括以下步骤(a)对LDPC码的现有校验矩阵进行置换，得到由18个256×9216的子矩阵组成的新校验矩阵，且每个子矩阵的每一列仅包含一个“1”；(b)将新校验矩阵应用于部分并行译码器中，控制单元控制整个部分并行译码器进行系统初始化；(c)信息更新单元接收变量节点存储单元的信息，与校验节点存储单元的信息共同作用，完成所有变量节点和校验节点的信息更新，直至CMMB中LDPC码的译码完成。本专利技术减少了译码过程中的信息存储量，有效地提高了信息收敛速度，降低了迭代次数，提高了译码效率；同时，还降低了硬件的实现难度。文档编号H03M13/11GK102291153SQ201110157038公开日2011年12月21日 申请日期2011年6月13日 优先权日2011年6月13日专利技术者李玉柏, 武畅, 谭太秋 申请人:电子科技大学本文档来自技高网...
【技术保护点】
１．ＣＭＭＢ中ＬＤＰＣ码的译码算法，其特征在于，包括以下步骤：（ａ）对ＬＤＰＣ码的现有校验矩阵进行置换，得到由１８个２５６×９２１６的子矩阵组成的新校验矩阵，且每个子矩阵的每一列仅包含一个“１”；（ｂ）将新校验矩阵应用于部分并行译码器中，控制单元控制整个部分并行译码器进行系统初始化；（ｃ）信息更新单元接收变量节点存储单元的信息，与校验节点存储单元的信息共同作用，完成所有变量节点和校验节点的信息更新，直至ＣＭＭＢ中ＬＤＰＣ码的译码完成。
【技术特征摘要】
【专利技术属性】
技术研发人员：武畅，李玉柏，谭太秋，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：90
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。