本发明专利技术提供一种具有紧凑结构的连续时间三角积分ADC。该ADC包括：环路滤波器，接收模拟输入信号并作噪声整形，且输出第一、第二环路电压；求和电路，包括：第一求和电阻，用于将第一反馈电流变换为第一反馈电压，以及对第一环路电压和第一反馈电压求和以产生第一求和电压；量化器，用于根据第一求和电压、第二环路电压间的差值产生数字输出信号；以及电流DAC，用于根据数字输出信号产生第一、第二反馈电流。利用本发明专利技术，节省了布局面积和电流损耗，提升了系统性能。
【技术实现步骤摘要】
本专利技术有关于连续时间(continuous-time)三角积分(delta-sigma)模数转换器 (Analog-to-Digital Converter, ADC), X^W^T^W^^^nl^ (compactstructure)的连续时间三角积分ADC。
技术介绍
三角积分ADC (也称为Δ / Σ ADC)具有对量化噪声频谱整形以有效地从输出中移除噪声的一大优势。具体来讲，三角积分ADC将噪声从低频移至高频，以便输出的噪声能够被低通滤波器过滤掉。由于相对于离散时间三角积分ADC来说，连续时间三角积分ADC能够在更高的采样频率下运作，因此连续时间三角积分ADC更多的用在无线通信接收机中。参照图1，图1是传统连续时间三角积分ADC100的示意图。连续时间三角积分ADC100包括环路滤波器110、求和电路120、量化器130和电流数模转换器(Digital to Analog Converter, DAC) 140。环路滤波器110对模拟输入信号作噪声整形 (noise-shape)，然后相应地输出正环路电压和负环路电压V”求和电路120包括正输入电阻R1+、负输入电阻民―、正反馈电阻Rf+、负反馈电阻Rf-和全差动放大器121。电阻RI+、 Rl_、rf+、Rf_具有相同的电阻值R。求和电路120根据正反馈电流IFB+、负反馈电流IFB_以及环路电压和产生正求和电压Vs+和负求和电压\_。量化器130根据正求和电压Vs+ 和负求和电压Vs_之间的差值输出数字输出信号电流DAC140根据数字输出信号的值从求和电路120获取正反馈电流Ifb+以及向求和电路120提供负反馈电流IFB_，或者向求和电路120提供正反馈电流Ifb+并从求和电路120获取负反馈电流IFB_。举例来说，若数字输出信号的值大于零，电流DAC140则向求和电路120提供正反馈电流Ifb+并从求和电路120获取负反馈电流IFB_ ；若数字输出信号Siwut的值小于零，电流DAC140则从求和电路 120获取正反馈电流IFB+并向求和电路120提供负反馈电流IFB_。反馈电流Ifb+和IFB_的幅值均为(NdqutX Idac)，其中 Idac 是电流 DAC140 的最低有效位(Least Significant Bit，LSB) 电流的幅值，Niwut是数字输出信号Siwut所代表的值。举例来说，若数字输出信号^ott所代表的值Ndqut是(+3)，电流DAC140则以从求和电路120获取幅值为3 X Idac的正反馈电流IFB+ 并向求和电路120提供幅值为3X IDA。的负反馈电流IFB_ ；若数字输出信号Siwut所代表的值 Ndout是(-2)，电流DAC140则向求和电路120提供幅值为2X IDAe的正反馈电流IFB+并从求和电路120获取幅值为2X IDAe的负反馈电流IFB_。求和电压Vs+和Vs_间的差值可用如下方程序表示(Ys-YsJ = (VL+-VLJ -2 X Ndout X Idac XR... (1).由于传统的连续时间三角积分ADC结构比较复杂、布局面积比较浪费且环路延迟增大，造成了更高的成本以及更坏的系统稳定性。
技术实现思路
有鉴于此，本专利技术提供一种具有紧凑结构的连续时间三角积分模数转换器。本专利技术一个实施例提供一种具有紧凑结构的连续时间三角积分模数转换器，包括环路滤波器，用于接收模拟输入信号，并对模拟输入信号作噪声整形，且相应地输出第一环路电压和第二环路电压；求和电路，包括第一求和电阻，用于将第一反馈电流变换为第一反馈电压，以及对第一环路电压和第一反馈电压求和以产生第一求和电压；以及量化器，用于根据第一求和电压和第二环路电压的差值产生数字输出信号；以及电流数模转换器，用于根据数字输出信号产生第一反馈电流。本专利技术另一个实施例提供一种具有紧凑结构的连续时间三角积分模数转换器，包括环路滤波器，包括三角积分调变器，用于接收模拟输入信号，并对模拟输入信号作噪声整形，且相应地输出第一模拟信号和第二模拟信号；以及输出级，用于输出第一环路电压和第二环路电压，包括第一输出晶体管，包括控制端，用于接收第一模拟信号；第一端， 用于接收第一参考电流；以及第二端；其中第一输出晶体管根据第一模拟信号和第一参考电流在第一输出晶体管的第一端输出第一环路电压；以及第二输出晶体管，包括控制端， 用于接收第二模拟信号；第一端，用于接收第一参考电流；以及第二端；其中第二输出晶体管根据第二模拟信号和第一参考电流在第二输出晶体管的第一端输出第二环路电压；以及量化器，用于根据第一环路电压和第二环路电压间的差值输出数字输出信号，量化器包括 第一参考电流模块，用于提供第一参考电流；第一分压器，耦接于第一输出晶体管的第一端和第一参考电流模块之间，用于接收第一参考电流，第一分压器包括(N1-I)个第一分压电阻，用于根据第一参考电流产生N1个第一比较电压，且第A个第一比较电压可用如下方程序表示-ycA+ = VC1++IEEFX (A-I) XRq ；第二分压器，耦接于第二输出晶体管的第一端和第一参考电流模块之间，用于接收第一参考电流，第二分压器包括(N1-I)个第二分压电阻，用于根据第一参考电流产生N1个第二比较电压，且第B个第二比较电压可用如下方程序表示 VCB- = VC1_+IEEFX (B-I) XRq ；其中 A、B 和 N1 为正整数，1 彡 A 彡 N1,1 彡 B 彡 N1, VCA+ 代表第 A个第一比较电压，V。B_代表第B个第二比较电压，V。1+代表第一第一比较电压，Va_代表第一第二比较电压，Ikef代表第一参考电流的幅值，以及&代表(N1-I)个第一分压电阻其中之一的电阻值或(N1-I)个第二分压电阻其中之一的电阻值；其中(N1-I)个第一分压电阻和(N1-I)个第二分压电阻的电阻值相同；以及比较模块，包括(N1-I)个比较器，用于产生 (N1-I)个比较结果信号；其中(N1-I)个比较器的第M个比较器比较(N1-I)个第一比较电压的第M个第一比较电压和(N1-I)个第二比较电压的第(N1-M)个第二比较电压，以产生第 M个比较结果信号，且1彡M彡(N1-I)；其中数字输出信号系通过将(N1-I)个比较结果信号相结合所获得；以及电流数模转换器，耦接于第一分压器、第二分压器和第一参考电流模块，用于根据数字输出信号产生第一反馈电流和第二反馈电流。通过利用本专利技术，具有紧凑结构的连续时间三角积分ADC节省了布局面积和电流损耗，提升了系统性能。如下详述其他实施例和优势。本部分内容并非对专利技术作限定，本专利技术范围由权利要求所限定。附图说明图1是传统连续时间三角积分ADC的示意图。图2是根据本专利技术的第一实施例的具有紧凑结构的连续时间三角积分ADC的示意图。图3是根据本专利技术的量化器的架构示意图。图4是根据本专利技术第二实施例的连续时间三角积分ADC的示意图。图5是连续时间三角积分ADC的环路滤波器的示意图。图6是根据本专利技术第三实施例的连续时间三角积分ADC的示意图。图7是根据电流DAC的第一实施例的电流DAC的示意图。图8是根据电流DAC第二实施例的电流DAC的示意图。具体实施例方式请参照图2，图2是根据本专利技术的第一实施例的本文档来自技高网...
【技术保护点】
１．一种具有紧凑结构的连续时间三角积分模数转换器，其特征在于，包括：环路滤波器，包括：三角积分调变器，用于接收模拟输入信号，并对所述模拟输入信号作噪声整形，且相应地输出第一模拟信号和第二模拟信号；以及输出级，用于输出第一环路电压和第二环路电压，包括：第一输出晶体管，包括：控制端，用于接收所述第一模拟信号；第一端，用于接收第一参考电流；以及第二端；其中所述第一输出晶体管根据所述第一模拟信号和所述第一参考电流在所述第一输出晶体管的所述第一端输出所述第一环路电压；以及第二输出晶体管，包括：控制端，用于接收所述第二模拟信号；第一端，用于接收所述第一参考电流；以及第二端；其中所述第二输出晶体管根据所述第二模拟信号和所述第一参考电流在所述第二输出晶体管的所述第一端输出所述第二环路电压；以及量化器，用于根据所述第一环路电压和所述第二环路电压间的差值输出数字输出信号，所述量化器包括：第一参考电流模块，用于提供所述第一参考电流；第一分压器，耦接于所述第一输出晶体管的所述第一端和所述第一参考电流模块之间，用于接收所述第一参考电流，所述第一分压器包括（Ｎ１－１）个第一分压电阻，用于根据所述第一参考电流产生Ｎ１个第一比较电压，且第Ａ个第一比较电压可用如下方程序表示：ＶＣＡ＋＝ＶＣ１＋＋ＩＲＥＦ×（Ａ－１）×ＲＱ；第二分压器，耦接于所述第二输出晶体管的所述第一端和所述第一参考电流模块之间，用于接收所述第一参考电流，所述第二分压器包括（Ｎ１－１）个第二分压电阻，用于根据所述第一参考电流产生Ｎ１个第二比较电压，且第Ｂ个第二比较电压可用如下方程序表示：ＶＣＢ－＝ＶＣ１－＋ＩＲＥＦ×（Ｂ－１）×ＲＱ；其中Ａ、Ｂ和Ｎ１为正整数，１≤Ａ≤Ｎ１，１≤Ｂ≤Ｎ１，ＶＣＡ＋代表所述第Ａ个第一比较电压，ＶＣＢ－代表所述第Ｂ个第二比较电压，ＶＣ１＋代表第一个第一比较电压，ＶＣ１－代表第一个第二比较电压，ＩＲＥＦ代表所述第一参考电流的幅值，以及ＲＱ代表所述（Ｎ１－１）个第一分压电阻其中之一的电阻值或所述（Ｎ１－１）个第二分压电阻其中之一的电阻值；其中所述（Ｎ１－１）个第一分压电阻和所述（Ｎ１－１）个第二分压电阻的电阻值相同；以及比较模块，包括（Ｎ１－１）个比较器，用于产生（Ｎ１－１）个比较结果信号；其中所述（Ｎ１－１）个比较器的第Ｍ个比较器比较所述（Ｎ１－１）个第一比较电压的第Ｍ个第一比较电压和所述（Ｎ１－１）个第二比较电压的第（Ｎ１－Ｍ）个第二比较电压，以产生第Ｍ个比较结果信号，且１≤Ｍ≤（Ｎ１－１）；其中所述数字输出信号系通过将所述（Ｎ１－１）个比较结果信号相结合所获得；以及电流数模转换器，耦接于所述第一分压器、所述第二分压器和所述第一参考电流模块，用于根据所述数字输出信号产生所述第一反馈电流和所述第二反馈电流。...
【技术特征摘要】
...
【专利技术属性】
技术研发人员：蔡仁哲，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。