当前位置: 首页 > 专利查询>英特尔公司专利>正文

用于8-位存储器设备的差错校正机制制造技术

技术编号:6719755 阅读:219 留言:0更新日期:2012-04-11 18:40
与常规的机制相比,本文所描述的8-位宽数据差错检测和校正机制需要更少的存储器芯片,因此提供了减小的系统复杂度和减小的系统功耗。这种技术依赖于测试固定的一组可能的解决方案以便校正故障。这种差错代码提供了非常高的差错检测速率,但需要一组差错尝试来校正检测到的故障。考虑到其发生频率很低,针对不频繁差错的额外校正等待时间可能是可接受的。对于重复的校正,可以维持一日志,以简化差错校正。

【技术实现步骤摘要】

本专利技术的各个实施方式涉及对存储器设备的差错校正。更具体地讲,本专利技术的各 个实施方式涉及提供对存储器设备的差错校正的技术,这些技术与常规的差错校正技术相 比可以改善性能并减小功耗。
技术介绍
存储器设备故障导致了系统不能工作的时段和/或不正确的结果。为此,已经开 发了各种检错和/或差错校正机制。基本的机制涉及奇偶校验。针对差错校正,还有更先 进的技术。例如,存储器模块可以包括用于存储数据的多个8-位存储器集成电路(IC)封 装以及用于存储差错校正码(ECC)位的附加8-位IC存储器封装,这些差错校正码(ECC) 位对应于其它IC中所存储的数据。最常见的计算机存储器使用4-位或8-位宽的动态随机存取存储器(DRAM)芯片, 这些芯片被焊接到单面印刷电路板(PCB)直列式存储器模块(被称为单直列式存储器模 块(SIMM))上,或者被焊接到双面印刷电路板直列式存储器模块(即双直列式存储器模块 (DIMM))上。这些SIMM和DIMM被插入到计算机上的插口中以构建存储器子系统。服务器级别的计算机具有32到1 个存储器DI匪且这些DI匪具有观8到9216 个DRAM这样一种情况并非是不常见的,并且这种数目很大且以高信令频率运行的集成电 路和连接插口中的故障可能会产生一些差错,这些差错在检测到不可校正的故障时可能会 静默地破坏重要的数据或迫使应用程序终止。差错类别可以被划分成永久差错、持久差错 和瞬时差错。瞬时差错被进一步划分成事件差错和边缘差错。辐射导致的DRAM软差错是 事件差错的一种形式。信令导致的故障是边缘差错的一种形式。已经开发了各种策略来解决差错。例如,可以添加冗余存储器以支持差错检测与 校正编码。在计算机行业中,具有64个数据位和8个冗余校正位的DRAM存储器已变为高 容量标准。一种有效的ECC机制被称为x4单数据设备校正(SDDC),该机制被设计成从4_位 存储器设备的单DRAM芯片故障中恢复。相似的是,xSSDDC被设计成从8-位存储器设备的 DRAM芯片故障中恢复。目前的存储器SDDC —般需要18或36个DRAM芯片,以便为完全确 定性逻辑门解决方案提供充足的冗余。存储器数据和校验位是组合逻辑块的输入,该组合 逻辑块产生用以标识出故障的DRAM差错定位器矢量。该组合逻辑块也可以输出位校正矢 量,该位校正矢量可被用于校正(比如翻转-位)出故障的DRAM芯片中的数据。性能/瓦特建模已证明对于每一次读取和写入操作,转移64字节存储块可提供 最优化的效率。为了传递64个字节,一些SDDC差错代码将一个完全一样的地址发送给前 后紧接信道中的两个X4DIMM,从而在每一个I/O时钟内传递144个信息位。三十二个x4数 据DRAM加上四个x4校正位DRAM这样的安排为x4SDDC提供了足够的冗余,同时在4个I/ 0时钟内传递了一 64字节存储块。一些SDDC差错代码将唯一的地址发送给每个独立信道 X4DIMM,从而在每一个I/O时钟内传递72个信息位。十六个x4数据DRAM加上两个x4校正位DRAM这样的安排为X4SDDC提供了足够的冗余,同时在更省功率的8个I/O时钟内传 递了一 64字节存储块。差错校正理论已经证明尽管对于8个I/O脉冲串启用刚好九个X8DRAM以传递一 64字节存储块具有一定的功率效率,但是不可能在独立信道X8ECCDIMM上构建出用于完美 的X8SDDC的完全确定性硬件。附图说明在附图中,本专利技术的各实施方式是作为示例而示出的,而非作为限制,其中,相同 的标号指代相似的元件。图1是电子系统的一个实施方式的框图。图2示出了差错矢量表格的一个实施方式,该差错矢量表格可以与CRC多项式 P(χ) = χ8+χ5+χ3+χ2+χ+1 一起使用以检测并校正在72-位代码字中的单个位差错。图3示出了差错矢量表格的一个实施方式,该差错矢量表格可以与CRC多项式 P(χ) =χ8+χ2+1—起使用以检测并校正在72-位代码字中的单个位差错。图4是针对64-位数据块计算8-位校验和的概念图。图5是要被写入到存储器的72-位块的概念图,该72-位块包括64-位数据块以 及8-位校验和。图6是从存储器中读取的72-位块的概念图,该72-位块包括64-位数据块以及 用于检查有没有差错的8-位校验和。图7是利用校验和值的差错校正技术的一个实施方式的流程图。 具体实施例方式在下面的描述中,阐明了大量的具体细节。然而,本专利技术的实施方式可以在没有这 些具体细节的情况下得到实施。在其它情况下,公知的电路、结构和技术未被详细示出,为 的是在理解本专利技术时不会产生混淆。在DRAM控制逻辑中,瞬时故障是信令边缘故障和中子故障。本文所描述的技术提 供了针对瞬时故障的很强的检测和校正。通常,通过重新读取存储位置来除去这些瞬时故障。本文所描述的技术检测并校正DRAM阵列中的1-位持久故障,比如中子1_位差 错。中子撞击到DRAM阵列而可能产生的多-位持久故障是很不常见的,本文所描述的技术 检测这种多-位持久故障但并不校正这种多-位持久故障。永久故障也被称为硬差错,是因DRAM故障或插口故障而导致的。本文所描述的技 术可用于检测并校正1-位或8-位码元永久故障。在一个实施方式中,可以维持一表格或日 志,以减少校正永久故障所需要的时间,在该表格或日志中DRAM具有重复的先前的差错。中子撞击到DRAM控制逻辑而导致的瞬时存储器差错以及信令故障都很少发生, 并且它们的校正等待时间对性能的影响很小。在一个实施方式中,当检测到差错时,存储器 控制器重新读取数据,以尝试标识并除去任何差的边缘瞬时信令故障。如果在这种第二次 读取之后存储器故障仍然存在,则存储器控制器使该数据反转并且将这种经反转的数据写 回到存储器,然后读取经反转的数据以标识卡在1处的和卡在0处的永久故障。这种信息被用于定位含来自DRAM或插口引脚的有故障的数据的8-位码元。如果在第二次读取之后没有检测到永久故障,则将校验和与图3所描述的8-位差 错标识符的72条目表格进行比较,并且如果找到匹配,则通过使代码字中经标识的位反转 就可以校正相应的1-位持久差错。如果在第二次读取之后没有检测到永久故障,并且在72 条目8-位差错标识符表格中没有找到匹配,则存在多个位持久故障但无法校正,并且存储 器控制器表示不可校正的差错状态。与常规的SDDC机制相比,本文所描述的SDDC机制需要更少的存储器芯片,因此提 供了减小的系统复杂度和减小的系统功耗。在一个实施方式中,仅仅将九个8-位宽存储器 芯片(比如动态随机存取存储器即DRAM)用于xSSDDC。这种技术依赖于测试固定的一组可 能的解决方案以便校正故障。这种差错代码提供了非常高的差错检测速率,但需要一组差 错尝试来校正检测到的故障。考虑到其发生频率很低,针对不频繁的差错(比如中子软差 错)的额外的校正等待时间可能是可接受的。对于重复的校正(比如发生永久性故障的位 置或芯片),可以维持一日志以简化差错校正,在该日志中DRAM包含永久故障。在一个实施方式中,可用于唯一地标识1-位故障的8-位循环冗余校验(CRC)多 项式可以被用于产生72-条目8-位校验和差错矢量表格,以校正大多数常见的瞬时故障。 这种多项式也提供了用于永久故本文档来自技高网...

【技术保护点】
1.一种方法,包括:使用多项式方程产生与64-位数据值相对应的8-位校验和值;使所述8-位校验和值与所述64-位数据值串接起来以形成72-位数据块;将所述72-位数据块存储到存储器中;从所述存储器中读取所述72-位数据块;针对从所述存储器中读取的所述72-位数据块,使用所述多项式方程产生新的校验和值;如果新的校验和值指示了差错,则对来自一个DRAM的1-位持久故障或8-位永久故障启用差错校正操作。

【技术特征摘要】
2009.12.22 US 12/644,7791.一种方法,包括使用多项式方程产生与64-位数据值相对应的8-位校验和值; 使所述8-位校验和值与所述64-位数据值串接起来以形成72-位数据块; 将所述72-位数据块存储到存储器中; 从所述存储器中读取所述72-位数据块;针对从所述存储器中读取的所述72-位数据块,使用所述多项式方程产生新的校验和值;如果新的校验和值指示了差错,则对来自一个DRAM的1-位持久故障或8-位永久故障 启用差错校正操作。2.如权利要求1所述的方法,其特征在于,所述8-位校验和值基于包括带有8个前导零位的64-位数据值的72-位值产生。3.如权利要求1所述的方法,其特征在于,所述8-位校验和值是使用下列多项式产生的P(x) = x8+x5+x3+x2+x+l04.如权利要求1所述的方法,其特征在于,所述8-位校验和值是使用下列多项式产生的P(x) = x8+x2+l05.如权利要求1所述的方法,其特征在于,所述存储器包括九个8-位动态随机存取存储器(DRAM)部件。6.如权利要求1所述的方法,其特征在于,若新的校验和值指示了差错则启用差错校 正操作包括使数据位反转;将经反转的数据位写入到存储器; 从存储器中读取经反转的数据位;将来自存储器的经反转的数据位与经反转的数据位进行比较以确定是否已出现位差T曰;对位差错进行校正。7.如权利要求1所述的方法,其特征在于,若新的校验和值指示了差错则启用差错校 正操作包括针对可能的经校正的数据值的多次迭代,产生校验和值;评估针对可能的经校正的数据值而产生的校验和值;选择与指示没有差错的校验和值相对应的可能的经校正的数据值;将与指示没有差错的校验和值相对应的可能的经校正的数据值指定为正确的数据值;返回该正确的数据值。8.如权利要求1所述的方法,还包括 维持已知永久差错的表格;以及当新的校验和值指示了数据差错时,使用所述表格来校正数据差错。9.一种系统,包...

【专利技术属性】
技术研发人员:D·W·布鲁兹辛斯基
申请(专利权)人:英特尔公司
类型:发明
国别省市:US

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1