本发明专利技术公开了一种在P+衬底上制备低压二极管芯片的方法及结构，所述的方法包括如下步骤：在P+衬底上直接通过外延，形成P-外延层、通过注入硼，形成P+阱、P阱退火、通过光刻和刻蚀形成N-环区域、N-环退火通过光刻和刻蚀形成N+主结区、N+主结区退火、蒸发或溅射Al做正面电极等；其结构是本发明专利技术采用特有的P-外延、P+阱、N-分压环器件结构和N+注砷工艺，以保证N+/P+击穿都在平面上，避免侧向击穿，将P+衬底上形成的二极管电压降到5.1V以下，最低可以达到2.0V，漏电在100uA以内，从而保证片内电压的均匀性在5％以内，该二极管实际就是P阱和N+区形成的P-N结。该机构已经成功应用于低压稳压二极管和低压瞬态电压抑制二极管领域。
【技术实现步骤摘要】
本专利技术涉及半导体芯片制造领域，尤其涉及低压二极管芯片及其制造方法。
技术介绍
相对于高压二极管而言，低压二极管对器件的结构和制造工艺都会有特殊的要 求，这主要是考虑低压二极管漏电较大的特点。理论上低压二极管是由两边浓度极高的P+/ N+结构成，属于齐纳击穿(也叫隧道击穿)，I-V曲线击穿点较软，反向漏电较大。所以如 果在很浓的P+衬底上直接注入N+来形成P+/N+结，尽管电压可能会达到5. IV以下，但漏 电会达到毫安级，基本上无法形成性能良好的二极管。目前常见采用的P+衬底上通过注入 或扩散引入N+的低压二极管的器件结构和制备工艺见图1，简要介绍如下先在P+衬底上注入一层较浓的N+(N+浓度和深度视击穿电压决定)，由于补偿作 用，P+衬底的表面一层厚度变为P-层；然后在P-层的有源区内再通过注入或扩散引入浓 度更高的N+区，就形成了低压二极管，因此该二极管实际就是P-层和N+区形成的P-N结， 不同击穿电压可以通过第一次N+注入的浓度和深度拉偏来实现，需要说明1)两次N+形成一般都是采用磷注入或扩散形成。2)采用此器件结构和工艺制备的性能良好的二极管击穿电压最低可以达到 5. 6V，漏电在几十微安左右，片内电压均勻性可以达到5 %以内。但此结构无法形成5. IV以 下性能良好的低压二极管，主要原因是漏电会迅速增大(毫安级)，另外片内电压均勻性会 迅速变差(>8%)。
技术实现思路
本专利技术的目的是为了克服上述现有技术中的缺陷，提出了解决2. OV-5. IV低压二 极管(P+衬底)漏电偏大和片内电压均勻性差的两个问题的技术方案，提出了一种在P+衬 底上制备低压二极管芯片的方法及其结构。本专利技术提出的一种在P+衬底上制备低压二极管芯片的方法包括如下步骤步骤1 在P+衬底上直接通过外延，形成P-外延层；步骤2 再在P-外延层的有源区内通过注入硼，形成P+阱，其浓度比P+衬底淡， 后续形成的二极管不同电压主要通过P+阱的浓度来实现；步骤3 :P阱退火；步骤4 通过光刻和刻蚀形成N-环区域；步骤5 :N-环退火；步骤6 通过光刻和刻蚀形成N+主结区；步骤7 :N+主结区退火；步骤8 刻蚀接触孔，蒸发或溅射Al做正面电极；步骤9 背面减薄，蒸发Au做背面电极，至此P+衬底上的低压二极管形成。本专利技术提出的一种在P+衬底上制备低压二极管器件的结构是(1)在P+衬底上直接通过外延，形成P-外延层；(2)再在P-外延层的有源区内通过注入硼，形成P+阱，其浓度比P+衬底淡，后续 形成的二极管不同击穿电压主要通过P+阱的注入剂量来实现；(3)在低压二极管的常见器件结构上加入了 N-分压环，以保证N+/P+击穿都在平 面上，避免侧向击穿，从而保证片内电压均勻性；(4)最后在有源区内注入一层N+区，形成低压二极管，因此该二极管实际就是P阱 和N+区形成的P-N结。本专利技术的创新工艺是将形成N+区时通常采用的磷注入或扩散工艺更改为砷注入 工艺，原因是砷扩散系数较小，一方面可以保证结深较浅，击穿电压较低；另一方面可以保 证P+/N+结基本是单边突变结，降低漏电。本专利技术采用特有的P-外延、P+阱、N-分压环器件结构和N+注砷工艺，可以将P+ 衬底上形成的二极管电压降到5. IV以下，最低可以达到2. OV(不同击穿电压主要通过P+ 阱的剂量拉偏进行调整)，漏电在IOOuA以内，片内电压均勻性在5 %以内，成功应用于低压 稳压二极管和低压瞬态电压抑制二极管领域。附图说明图1为常见P+衬底上制备低压二极管芯片的器件结构截面示意图；图2为本专利技术中的P+衬底上制备低压二极管芯片的器件结构截面示意图；图3为本专利技术中所采用的P+衬底截面示意图；图4为本专利技术中P+衬底上生长P-外延层后的截面示意图；图5为本专利技术中在P-外延层的有源区内注入P+阱的截面示意图；图6为本专利技术中引入N-分压环后的截面示意图。具体实施例方式下面结合附图对本专利技术进一步描述，特别是以图2为例，具体实施方式如下本专利技术提出的一种在P+衬底上制备低压二极管芯片的方法包括如下步骤步骤1 :P+衬底电阻率约为0. 005 ^ P ^ 0. 008 Ω . cm，在1050°C条件下化学气相 生长厚度3. 0-10. Oum,电阻率为1. 0-5. 0 Ω . cm的P-外延层。步骤2 在P-外延层上通过光刻和刻蚀形成有源区，然后在有源区内注硼形成P+ 讲，P+阱的剂量视击穿电压而定(对于5. IV以下的低压二极管，剂量大约在1E15-8E15)。步骤3 =P阱退火温度在1100°C -1200°C，时间lh_2h。步骤4 通过光刻和刻蚀形成N-环区域，N-环剂量较淡，大约在1E14-8E14。步骤5 =N-环退火温度在1100°C左右，时间lh_2h。步骤6 通过光刻和刻蚀形成N+主结区，N+主结区采用注砷工艺，剂量大约在 5E15-2E16。步骤7 =N+主结区退火温度900°C左右，时间0. 5h_lh。步骤8 刻蚀接触孔，蒸发或溅射Al做正面电极；步骤9 背面减薄到180 μ m,蒸发Au做背面电极，至此P+衬底上的低压二极管基 本形成。本专利技术提出的一种在P+衬底上制备低压二极管器件的结构是(1)在P+衬底上直接通过外延，形成P-外延层。(2)再在P-外延层的有源区内通过注入硼，形成P+阱，其浓度比P+衬底淡，后续 形成的二极管不同电压主要通过P+阱的浓度来实现。(3)在低压二极管的常见器件结构上加入了 N-分压环，以保证N+/P+击穿都在平 面上，避免侧向击穿，从而保证片内电压均勻性。(4)最后再在有源区内注入一层N+区，形成低压二极管，因此该二极管实际就是P 阱和N+区形成的P-N结。应当理解是，上述实施例只是对本专利技术的说明，而不是对本专利技术的限制，任何不超 出本专利技术实质精神范围内的非实质性的替换或修改(例如将P+衬底换为N+衬底，采用 N-外延，N+阱，P-分压环和P+注入的二极管器件结构)的专利技术创造均落入本专利技术保护范围。权利要求1.一种在P+衬底上制备低压二极管芯片的方法，其特征在于，所述的方法包括如下步骤步骤1 在P+衬底上直接通过外延，形成P-外延层；步骤2 再在P-外延层的有源区内通过注入硼，形成P+阱，其浓度比P+衬底淡，后续 所形成的二极管的不同击穿电压主要通过P+阱的注入剂量来实现；步骤3 =P阱退火；步骤4 通过光刻和刻蚀形成N-环区域；步骤5 =N-环退火；步骤6 通过光刻和刻蚀形成N+主结区；步骤7 =N+主结区退火；步骤8 刻蚀接触孔，蒸发或溅射Al做正面电极；步骤9 背面减薄，蒸发Au做背面电极，至此P+衬底上的低压二极管已形成。2.根据权利要求1所述的方法，其特征在于，所述的步骤1进一步包括P+衬底电阻率 约为0. 005 ^ P ^ 0. 008 Ω . cm，在1050°C条件下化学气相淀积生长厚度为3. 0-10. Oum,电 阻率为1. 0-5. 0 Ω . cm的P-外延层。3.根据权利要求2所述的方法，其特征在于，所述的步骤2进一步包括所述的P+阱 的注入剂量视击穿电压而定，对于5. IV以下的低压二极管，剂量在1E15-8E15范围内。4.根据权利要求3所述的方法，其特征在于，所述的步骤3进一步包括P阱退火温度 在 Il本文档来自技高网...
【技术保护点】
１．一种在Ｐ＋衬底上制备低压二极管芯片的方法，其特征在于，所述的方法包括如下步骤：步骤１：在Ｐ＋衬底上直接通过外延，形成Ｐ－外延层；步骤２：再在Ｐ－外延层的有源区内通过注入硼，形成Ｐ＋阱，其浓度比Ｐ＋衬底淡，后续所形成的二极管的不同击穿电压主要通过Ｐ＋阱的注入剂量来实现；步骤３：Ｐ阱退火；步骤４：通过光刻和刻蚀形成Ｎ－环区域；步骤５：Ｎ－环退火；步骤６：通过光刻和刻蚀形成Ｎ＋主结区；步骤７：Ｎ＋主结区退火；步骤８：刻蚀接触孔，蒸发或溅射Ａｌ做正面电极；步骤９：背面减薄，蒸发Ａｕ做背面电极，至此Ｐ＋衬底上的低压二极管已形成。
【技术特征摘要】
【专利技术属性】
技术研发人员：张常军，王平，周琼琼，
申请(专利权)人：杭州士兰集成电路有限公司，
类型：发明
国别省市：86
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。