本发明专利技术涉及一种提高P阱到N阱的反向击穿电压的方法和CMOS硅器件。所述CMOS硅器件，包括：P型硅衬底；P阱，位于所述P型硅衬底中，所述P阱中具有P+注入区；N阱，位于所述P型硅衬底中，所述N阱和所述P阱由所述P型硅衬底隔离，所述N阱中具有N+注入区。所述方法包括：提供一P型硅衬底；在所述P型硅衬底中形成N阱和P阱，所述N阱和P阱由所述P型硅衬底隔离；在所述N阱中形成N+注入区，在所述P阱中形成P+注入区。本发明专利技术可以在标准CMOS工艺下，提高P阱到N阱的反向击穿电压。
【技术实现步骤摘要】
本专利技术涉及微电子领域，尤其涉及一种提高P阱到N阱的反向击穿电压的方法和 CMOS硅器件。
技术介绍
随着CMOS工艺的发展，CMOS集成电路成为集成电路发展的主流，在CMOS工艺的发展过程中，形成了标准CMOS工艺。采用标准CMOS工艺制造的一种CMOS硅器件中，N阱 (N-well)周围紧邻着P阱(P-well)。如图IA所示，为现有技术中CMOS硅器件的平面图， 如图IB所示，为现有技术中图IA所示示意图沿AA线的剖面图，该CMOS硅器件包括N阱 11、P阱12和P型硅衬底13，N阱11和P阱12位于P型硅衬底13中，N阱11周围紧邻着 P阱12，N阱11中具有N+注入区111，通过N+注入区111给N阱施加高电压，P阱12中具有P+注入区121，通过P+注入区121将P阱12连接到地。对于0. 18um工艺节点而言，如果给N阱11中的N+注入区111施加超过14V的高电压，P阱12和N阱11形成的二极管就会被击穿，也就是说，P阱12和N阱11所形成的二极管的反向击穿电压只有14V左右。
技术实现思路
本专利技术提供一种提高P阱到N阱的反向击穿电压的方法和CMOS硅器件，用以实现在标准CMOS工艺下，提高P阱到N阱的反向击穿电压。本专利技术提供一种提高P阱到N阱的反向击穿电压的方法，包括提供一 P型硅衬底；在所述P型硅衬底中形成N阱和P讲，所述N阱和P阱由所述P型硅衬底隔离；在所述N阱中形成N+注入区，在所述P阱中形成P+注入区。本专利技术还提供一种CMOS硅器件，包括P型硅衬底；P阱，位于所述P型硅衬底中，所述P阱中具有P+注入区；N阱，位于所述P型硅衬底中，所述N阱和所述P阱由所述P型硅衬底隔离，所述N 阱中具有N+注入区。在本专利技术中，由于在N阱周围都是P型硅衬底，而P型硅衬底的载流子浓度比P阱的载流子浓度低几个数量级，所以P阱到N阱的反向击穿电压就被提高了。附图说明图IA为现有技术中CMOS硅器件的平面图；图IB为现有技术中图IA所示示意图沿AA线的剖面图；图2A为本专利技术CMOS硅器件第一实施例的平面图；图2B为本专利技术CMOS硅器件第一实施例中图2A所示平面图沿BB线的剖面4图3为本专利技术CMOS硅器件第二实施例中PMOS管的平面图；图4为本专利技术CMOS硅器件第二实施例中图3所示示意图沿CC线的剖面图；图5为本专利技术提高P阱到N阱的反向击穿电压的方法第一实施例的流程示意图；图6为本专利技术提高P阱到N阱的反向击穿电压的方法第二实施例的流程示意图。具体实施例方式下面结合说明书附图和具体实施方式对本专利技术作进一步的描述。CMOS硅器件第一实施例如图2A所示，为本专利技术CMOS硅器件第一实施例的平面图，如图2B所示，为本专利技术 CMOS硅器件第一实施例中图2A所示平面图沿BB线的剖面图，该CMOS硅器件可以包括N阱 11、P阱12和P型硅衬底13。其中，N阱11和P阱12位于P型硅衬底13中，N阱11和P 阱12由P型硅衬底13隔开，N阱11中具有N+注入区111，P阱12中具有P+注入区121。在本实施例中，由于在N阱11周围都是P型硅衬底13，而P型硅衬底13的载流子浓度比P阱12的载流子浓度低几个数量级，所以P阱12到N阱11的反向击穿电压就被提尚了。CMOS硅器件第二实施例与上一实施例的不同之处在于，为了进一步地改善性能，N阱11和P阱12之间的距离Wp满足如下关系权利要求1.一种提高P阱到N阱的反向击穿电压的方法，其特征在于，包括 提供一 P型硅衬底；在所述P型硅衬底中形成N阱和P阱，所述N阱和P阱由所述P型硅衬底隔离； 在所述N阱中形成N+注入区，在所述P阱中形成P+注入区。2.根据权利要求1所述的方法，其特征在于，所述在所述P型硅衬底上形成隔离的N阱和P阱包括在所述P型硅衬底中形成N阱； 在所述N阱周围划出隔离带；在所述P型硅衬底中形成P阱，所述隔离带隔离所述N阱和所述P阱。3.根据权利要求1所述的方法，其特征在于，所述N阱和所述P阱之间的距离WP按照如下公式计算4.根据权利要求1-3任一所述的方法，其特征在于，所述在所述N阱中形成N+注入区， 在所述P阱中形成P+注入区之前还包括在所述N阱上形成多晶硅栅；所述在所述N阱上形成多晶硅栅之后还包括在所述N阱中形成两个P+注入区，所述多晶硅栅位于所述两个P+注入区之间。5.根据权利要求4所述的方法，其特征在于，所述N阱中的P+注入区与所述N阱的边缘之间的距离Wn2按照如下公式计算6.一种CMOS硅器件，其特征在于，包括 P型硅衬底；P阱，位于所述P型硅衬底中，所述P阱中具有P+注入区；N阱，位于所述P型硅衬底中，所述N阱和所述P阱由所述P型硅衬底隔离，所述N阱中具有N+注入区。7.根据权利要求6所述的CMOS硅器件，其特征在于，所述N阱和所述P阱之间的距离 Wp满足如下关系8.根据权利要求6或7所述的CMOS硅器件，其特征在于，所述N阱中还具有两个P+注入区，所述N阱上具有一个多晶硅栅，所述多晶硅栅位于所述两个P+注入区之间。9.根据权利要求8所述的CMOS硅器件，其特征在于，所述N阱中的P+注入区与所述N 阱的边缘之间的距离Wn2满足如下关系全文摘要本专利技术涉及一种提高P阱到N阱的反向击穿电压的方法和CMOS硅器件。所述CMOS硅器件，包括P型硅衬底；P阱，位于所述P型硅衬底中，所述P阱中具有P+注入区；N阱，位于所述P型硅衬底中，所述N阱和所述P阱由所述P型硅衬底隔离，所述N阱中具有N+注入区。所述方法包括提供一P型硅衬底；在所述P型硅衬底中形成N阱和P阱，所述N阱和P阱由所述P型硅衬底隔离；在所述N阱中形成N+注入区，在所述P阱中形成P+注入区。本专利技术可以在标准CMOS工艺下，提高P阱到N阱的反向击穿电压。文档编号H01L29/78GK102201342SQ20111007611公开日2011年9月28日 申请日期2011年3月29日 优先权日2011年3月29日专利技术者刘忠志, 向毅海, 曹靖, 白蓉蓉 申请人:北京昆腾微电子有限公司本文档来自技高网...
【技术保护点】
１．一种提高Ｐ阱到Ｎ阱的反向击穿电压的方法，其特征在于，包括：提供一Ｐ型硅衬底；在所述Ｐ型硅衬底中形成Ｎ阱和Ｐ阱，所述Ｎ阱和Ｐ阱由所述Ｐ型硅衬底隔离；在所述Ｎ阱中形成Ｎ＋注入区，在所述Ｐ阱中形成Ｐ＋注入区。
【技术特征摘要】
【专利技术属性】
技术研发人员：白蓉蓉，刘忠志，曹靖，向毅海，
申请(专利权)人：北京昆腾微电子有限公司，
类型：发明
国别省市：11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。