具有使用掩埋金属互连的垂直高端PMOS和垂直低端NMOS的单片输出级、结构和方法技术

电压转换器可包括输出电路，其具有可形成在单个管芯(即“功率管芯”)上的垂直高端器件和垂直低端器件。高端器件可以是PMOS晶体管，而低端器件可以是NMOS晶体管。PMOS晶体管的源极和NMOS晶体管的源极可由相同金属结构形成，并且高端器件的源极电连接VIN和低端器件的源极电连接地面。高端PMOS晶体管的漏极可以在器件运行的过程中使用夹置在晶体管和半导体衬底之间的金属层使低端NMOS晶体管的漏极电短路。

【技术实现步骤摘要】

本专利技术涉及半导体器件的领域，更具体地，本专利技术涉及功率转换和控制结构与它们的形成方法。
技术介绍
在多种电容中使用提供功率转换器功能的半导体器件，例如使用DC/DC(DC_DC) 转换器改变DC功率。例如，来自一个或多个电池的输入DC功率可被转换以提供在可以高于或低于输入DC电压的电压下的一种或多种功率输出。使用集成电路(IC’s)进行功率转换功能通常需要电耦接输入电压(Vin)的DC高端晶体管、电耦接地面的DC低端晶体管、和控制电路。在同步降压器件(即同步降压或“synch降压”转换器)中，例如通过交替启动高端器件和低端器件来进行功率转换以降低电压，并且利用通过器件具有高效率和低功率损耗的控制器电路来进行转化和控制功能。需要可以在高功率密度下(例如，在小空间中高电压和高电流)运行的功率转换器电路，特别是这样的器件，该期间可以以合理成本高效转换功率，同时在印刷电路板或其他接收衬底上使器件所要求的空间最小化。使用高功率密度的一个挑战是输出电路系统的尺寸随着转换器的电压和电流额定值的增加而增加，因为功率晶体管要求更大的间隔以在高电压下运行。已经使用了不同实施方式的控制器电路、高端器件和低端器件，它们均具有各自的优点和缺点。如附图说明图1中所示，共封装器件10可包括一个半导体管芯12上的控制电路系统以提供控制器IC、第二管芯14上的高端器件、和第三管芯16上的低端器件。图1器件的代表性电路示意图示于图2中，其也示出控制器电路12、连接VIN引脚分配并且在器件运行过程中适于电耦接Vin的高端MOSFET 14、和连接功率地面(P·)引脚分配并且在器件运行过程中适于电耦接P·的低端MOSFET 16。器件可具有标准封装引脚分配和引脚分布，例如所示的那些。在隔离管芯上形成控制器、低端和高端器件可具有在控制器IC上的互连寄生的问题，其可对器件性能造成不良的影响。这可源自焊线中固有的寄生电感、电磁干扰(EMI)、振荡(ringing)、效率损耗等。更高质量的连接，例如铜板(或夹)焊接或带式焊接，可用于减少寄生，但这增加装配成本。此外，共封装标准垂直MOSFET可导致电路的寄生电感串联输出节点。由寄生电感引起的问题在本领域中广泛建立。尽管电容器可连接输出端子(例如输入(Vin)和地面)以补偿连接这些的节点的电感的不良影响，但是内部寄生电感不能通过这种技术来补偿，因为内部节点无法在外部封装位置处获得。此外，含有三个隔离管芯的封装具有较高的制造成本，例如由于较多数量的管芯4附接步骤(在该例子中三个管芯)，和要求另外的间隔以在相邻管芯之间分隔，从而允许管芯附接焊缝、管芯放置宽容度、和管芯旋转宽容度，这降低可以获得的功率密度。为了降低相邻管芯之间的电气干扰和实现期望器件的互连，各管芯放置在隔离管芯焊盘上。共封装器件的例子包括具有共封装高端MOSFET和外部肖特基二极管的非-synch 降压、具有共封装高端和低端MOSFET的非-synch降压、具有共封装高端和低端MOSFET的同步降压、具有共封装M0SFET(同步升压)的升压转换器、和具有共封装MOSFET和肖特基二极管的升压转换器。离散器件还可隔离安装到印刷电路板。在该方案中，含有控制器电路的第一封装管芯结合使用含有高端MOSFET的第二封装管芯和含有低端MOSFET的第三封装。三个封装安装在印刷电路板上。然而，这可增加封装成本，因为必须制造和处理的管芯和隔离封装的数量至少是三倍，并且在印刷电路板上使用的区域也增加，这导致电路板尺寸增加。存在这样的功率转换器，其高端和低端应用都使用N-沟道M0SFET。这要求使用复杂设计用于控制器和/或栅极驱动集成电路。需要其中器件加工成本和器件占位面积降低的功率转换器，同时提供具有足够器件电气特性和低寄生电感与电容的功率转换器器件。
技术实现思路
本文中所述的一些实施方案提供形成半导体器件电压转换器和半导体器件的方法。例如，半导体器件包括半导体管芯，其中半导体管芯包括具有N-型导电性的单个半导体衬底。半导体器件还包括覆盖在单个半导体衬底上的垂直P-沟道金属氧化物半导体 (PMOS)晶体管，其中垂直PMOS晶体管包括有源区，和覆盖在单个半导体衬底上的垂直η-沟道金属氧化物半导体(NMOQ晶体管，其中垂直NMOS晶体管包括有源区。半导体器件还包括在包括垂直PMOS晶体管有源区下的位置处电连接N-型导电衬底的垂直PMOS晶体管的漏极，和在包括垂直NMOS晶体管有源区下的位置处电连接N-型导电衬底的垂直NMOS晶体管的漏极。示例性半导体器件还包括导电层，其使垂直PMOS晶体管的漏极连接垂直NMOS 晶体管的漏极，使得PMOS晶体管和NMOS晶体管具有共同漏极。附图简述引入该说明书中并构成其一部分的附图和说明书一起描述了本专利技术的实施方案， 其起到解释本专利技术的原理的作用。在附图中图1是常规功率转换器器件的仰视图；图2是电压转换器器件的示意图，包括输出功率器件，其具有控制器电路、连接Vin 的高端器件和连接地面的低端器件，所有都形成在隔离半导体管芯上；图3-16是示出依照本教导的实施方案形成的多种工序内结构的剖视图；图17和18是使用和前述实施方案不同的方法、可依照本教导的另一实施方案形成的中间体结构的剖视图；图19和20是使用和前述实施方案不同的方法、可依照本教导的另一实施方案形成的中间体结构的剖视图；图21是可以依照本教导形成的器件的计算机辅助设计技术(TCAD)模拟。应注意，附图的一些细节已经简化并绘制以促进理解本专利技术的实施方案，而不是保持严格的结构精确性、细节和比例。附图标记列表10共封装器件12 一个半导体管芯/控制器电路14 第二管芯 / 高端 MOSFET16第三管芯/低端MOSFET30衬底晶片32导体层34多晶硅36隔离器件层50焊盘氧化物52氮化物54 N+掩埋层60氧化物62 匪OS 区域64 PMOS 区域66 P+掩埋层植入70外延层72 P-型部分74 N-型部分80沟槽掩模82 MOSFET 栅极沟槽100栅极氧化物102多晶硅110 N-体120 P-体130 掩模132 PMOS 体接触140 P+掩模142 NMOS 体接触144 PMOS 源极150介电结构160 第一部分162 第二部分164 PMOS 晶体管166匪OS晶体管180 衬底182外延层184导电层6186多晶硅188器件晶片190衬底192导电层194多晶硅196器件晶片具体实施方案现在详细参照本专利技术的实施方案(示例性实施方案)，其例子示于附图中。只要可能，在整个附图中使用相同的附图标记以标示相同或类似的部件。基于高端侧向PMOS和低端侧向NMOS的DC/DC功率转换器可用在低电压单片(单个管芯，使用在单片管芯的顶部表面上互连的侧向器件)实施方式以及离散实施方式中。 侧向PMOS高端器件的使用简化了控制器设计。然而，一个缺点是侧向PMOS器件的相对高的比电阻(RDi5w*面积)，其通常比具有等同几何形状的侧向NMOS器件的比电阻高2至3倍。 由于和电子(NM0S中的载体)相比空穴(PM0S中的载体)的迁移更低，因此可以产生该结果。离散实施方式(例如使用有效沟槽耗尽型金属氧化物半导体(DM0QPM0S器件)可以源自寄生电感、较大尺寸和由于本文档来自技高网...

【技术保护点】
１．一种半导体器件，包括：半导体管芯，包括具有Ｎ－型导电性的单个半导体衬底；覆盖在所述单个半导体衬底上的垂直ｐ－沟道金属氧化物半导体（ＰＭＯＳ）晶体管，其中所述垂直ＰＭＯＳ晶体管包括有源区；覆盖在所述单个半导体衬底上的垂直ｎ－沟道金属氧化物半导体（ＮＭＯＳ）晶体管，其中所述垂直ＮＭＯＳ晶体管包括有源区；所述垂直ＰＭＯＳ晶体管的漏极，其在包括所述垂直ＰＭＯＳ晶体管有源区下的位置处电连接所述Ｎ－型导电衬底；所述垂直ＮＭＯＳ晶体管的漏极，其在包括所述垂直ＮＭＯＳ晶体管有源区下的位置处电连接所述Ｎ－型导电衬底；和导电层，其使所述垂直ＰＭＯＳ晶体管的所述漏极连接所述垂直ＮＭＯＳ晶体管的所述漏极，使得所述ＰＭＯＳ晶体管和所述ＮＭＯＳ晶体管具有共同漏极。

【技术特征摘要】
2010.01.15 US 61/295,270;2010.03.05 US 12/717,9761.一种半导体器件，包括半导体管芯，包括具有N-型导电性的单个半导体衬底；覆盖在所述单个半导体衬底上的垂直P-沟道金属氧化物半导体(PM0Q晶体管，其中所述垂直PMOS晶体管包括有源区；覆盖在所述单个半导体衬底上的垂直η-沟道金属氧化物半导体(NMOQ晶体管，其中所述垂直NMOS晶体管包括有源区；所述垂直PMOS晶体管的漏极，其在包括所述垂直PMOS晶体管有源区下的位置处电连接所述N-型导电衬底；所述垂直NMOS晶体管的漏极，其在包括所述垂直NMOS晶体管有源区下的位置处电连接所述N-型导电衬底；和导电层，其使所述垂直PMOS晶体管的所述漏极连接所述垂直NMOS晶体管的所述漏极， 使得所述PMOS晶体管和所述NMOS晶体管具有共同漏极。2.根据权利要求1所述的半导体器件，还包括所述垂直PMOS晶体管是用于半导体器件电压转换器输出级的高端功率器件；和所述垂直NMOS晶体管是用于半导体器件电压转换器输出级的低端功率器件。3.一种半导体器件电压转换器，包括 单个半导体管芯，包括垂直P-沟道金属氧化物半导体(PMOS)晶体管，其中所述垂直PMOS晶体管的源极适于电耦接输入电压(Vin)；和垂直η-沟道金属氧化物半导体(NMOS)晶体管，其中所述垂直NMOS晶体管的源极电耦接地面，其中所述垂直PMOS晶体管的漏极和所述垂直NMOS晶体管的漏极电短路。4.根据权利要求3所述的半导体器件，还包括 所述单个半导体管芯，还包括具有N-型导电性的半导体衬底； 所述垂直PMOS晶体管的所述漏极是P-型导电性；和导电层，其使所述垂直PMOS晶体管的所述漏极和所述垂直NMOS晶体管的所述漏极通过所述半导体衬底在包括所述垂直PMOS晶体管的有源区下的位置处电短路。5.根据权利要求3所述的半导体器件电压转换器，其中所述单个半导体管芯还包括 第一半导体层，其供应所述半导体器件电压转换器的输出；覆盖在所述第一半导体层上的第二半导体层，其中所述垂直PMOS晶体管漏极和所述垂直NMOS晶体管漏极都至少部分位于所述第二半导体层内；和夹置在所述第一半导体层和所述第二半导体层之间的掩埋金属层，其使所述垂直PMOS 晶体管的所述漏极和所述垂直NMOS晶体管的所述漏极电短路。6.根据权利要求5所述的半导体器件电压转换器，其中所述垂直PMOS晶体管源极和所述垂直NMOS晶体管源极由相同金属结构形...

【专利技术属性】
技术研发人员：F·希伯特，
申请(专利权)人：英特赛尔美国股份有限公司，
类型：发明
国别省市：US