包括硅化物纵梁移除工艺的半导体制造方法技术

一种半导体制造方法，包括形成覆盖栅介电层（１１４）的栅电极（１１２），其中栅介电层（１１４）覆盖晶片（１０１）的半导体衬底（１０４），还包括形成衬垫介电层（１１６），其具有邻接栅电极侧壁的垂直部分（１１８）和覆盖半导体衬底（１０４）上表面的水平部分（１１７）。形成与衬垫介电层（１１６）的垂直部分（１１８）邻接并覆盖衬垫介电层（１１６）的水平部分（１１７）的间隙壁（１０８）。形成间隙壁（１０８）之后，移除衬垫介电层（１１６）的暴露部分，以形成由延伸间隙壁（１０８）覆盖的衬垫介电结构（１２６）。之后回蚀延伸间隙壁（１０８）以暴露或者显现衬垫介电结构（１２６）的末端。在回蚀间隙壁（１０８）之前，可以在晶片（１０１）溅射淀积金属（１３０），准备形成硅化物（１３４）。回蚀之后可将晶片（１０１）浸入食人鱼溶液中，和用氩的ＲＦ溅射（１４０）进行清洗。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种半导体制造方法，特别是利用硅化物工艺的半导 体制造方法。
技术介绍
在金属氧化物半导体(MOS)晶体管的半导体区域上形成金属硅 化物的方法是众所周知的。通常，在包括暴露的硅区域和介电区域的 晶片表面图形上沉积金属层。然后在惰性气体氛围下加热晶片。在金 属层与硅接触处，金属和硅反应形成硅化物(例如硅化镍或者硅化钴)。 在金属与介电层接触处不发生反应。之后用蚀刻工艺选择性移除未反 应的金属部分。硅化物通常形成在晶体管的源/漏区和多晶硅栅电极上。在很多情 况下，制造方法包括在栅电极的侧壁上形成延伸间隙壁。该延伸间隙 壁使所得到的表面图形更平滑，并提供一种代替从晶体管栅电极边缘 进行源/漏注入的方法，这在短沟道器件中是希望的。延伸间隙壁经常 用氮化硅制作。在沉积氮化硅之前通常形成衬垫氧化物，以在氮化硅 和硅衬底之间提供应力缓冲。当在沉积硅化物金属之前移除衬垫氧化 物的暴露部分(不在延长的间隙壁下面的部分)时，可能在衬垫氧化 物被暴露的末端形成凹陷的凹口。在后序工艺中，这些有凹口的末端 促使形成不希望的硅化物"线"(这里也可以认为是硅化物纵梁)， 它会在相邻的器件元件之间提供短路或导电通路。希望在基本上不改 变公知的硅化工艺步骤的情形下，实现一种能够抑制或防止形成硅化 物纵梁的硅化工艺。附图说明本专利技术通过实例和附图举例说明，但不限于这些附图，并且相同 的附图标记表示相似的元件，其中图l是一半导体制造方法的实施例中，处于中间阶段的集成电路 的部分横截面图，它强调具有形成于氧化物衬垫上的延伸间隙壁的栅 极模块的形成；图2示出图1的后序步骤，在硅化物形成之前，移除用于延伸间 隙壁的衬垫氧化物；图3是图2中部分衬垫氧化物的放大图，它示出在暴露的衬垫氧 化物中形成有凹口的末端；图4示出图2的后序步骤，在准备形成硅化物的晶片上沉积金属层；图5是图4中衬垫氧化物的有凹口末端放大图，它示出在衬垫氧 化物的有凹口的末端中硅结构的形成；图6示出图5的后序步骤，其中在源/漏和栅电极区上选择性形成 硅化物；图7是图6中衬垫氧化物的有凹口的末端放大图，它示出在有凹 口的末端形成硅化物纵梁；图8示出图6的后序步骤，进行包括执行回蚀延伸间隙壁的附加 步骤，以暴露陷入到有凹口的衬垫区的硅化物纵梁；图9是在回蚀间隙壁之后、图8衬垫氧化物的有凹口末端的放大 图，其中延伸间隙壁的回蚀相对于衬垫氧化物末端至少具有一定的选 择性；图10示出图9的后序步骤，由间隙壁回蚀所暴露的部分衬垫介 电结构通过氩溅射而移除；图11示出在晶片高度集成区域中通过回蚀间隙壁128提供的优点。本领域技术人员能够意识到，附图中的元件是为简明起见而示出， 并不需要按比例绘制。例如，在这些附图中， 一些元件的尺寸可以相 对于其它元件扩大，以帮助增加对本专利技术实施例的理解。这里公开一种半导体制造方法，其能够防止或移除在衬垫氧化物 上形成延伸间隙壁时产生的硅化物纵梁。在这些工艺中，在形成延伸 间隙壁后，暴露出源/漏区和栅电极区上面的部分衬垫氧化物。为了能 够进行之后的硅化物工艺，这些衬垫氧化物部分被浸入HF或者通过其 它方式移除。移除衬垫氧化物的暴露部分可能形成有凹口的末端。在 后序工艺中，可能在这些末端的凹口里堆积硅。这些堆积的硅，之后 可能转变为导电硅化物，从而形成穿过衬垫氧化物末端凹口长度方向 的导电纵梁。在硅化物形成后，对这些延伸间隙壁回蚀，能够防止形 成这些凹口。对间隙壁的回蚀充分蚀刻这些有凹口的末端，以暴露这 些纵梁。之后进行附加步骤以移除纵梁。此纵梁的移除步骤可能包括， 例如，用惰性气体种类如氩来轰击有凹口的末端。现在参看附图，图1是适于消除硅化物纵梁的一制造方法实施例中，在中间阶段的集成电路ioo的部分横截面示图。在所述实施例中，集成电路100形成于晶片101上。晶片101包括介电层102上面的半 导体层104。晶片101可以包括在掩埋介电层102下的一个或多个附加 半导体层或其它材料层。隔离结构106侧向设置在半导体层104的任 一侧。在示意性实施例中，半导体层104是轻掺杂或适度掺杂p-型或 n-型的硅，掩埋介电层102是埋入式硅氧化物(BOX)层102。隔离结 构106优选为被沉积的硅氧化物化合物(例如四乙基正硅酸盐或 TEOS)。在半导体层104上面已形成有栅极模块110，栅极模块110包括在 栅介电层114之上的导电栅电极112。衬垫介电层116覆盖在半导体层 104和栅电极112的上表面。邻接栅电极112的侧壁处已形成延伸间隙 壁108。延伸间隙壁108与衬垫介电层116接触。栅电极112优选是重掺杂的多晶硅(polysilicon)，栅介电层114优选是热形成的二氧化硅。在其它的实施例中，栅电极112可以包括TiN， TaSiN，钨和其它适当的金属材料的金属部分。在一些实施例中， 栅介电层112可以是高k (具有介电常数大于大约4.0的介电层)介电 材料。适当的高k材料包括金属氧化物化合物材料，如氧化铪和适当 的金属硅酸盐，和金属氮化物化合物。衬垫介电层116优选是淀积的氧化硅膜以及延伸间隙壁108优选 是氮化硅。但是在其它的实施例中，替代介电材料可以用作衬垫介电 层116和延伸间隙壁108。源/漏区、延伸区、口袋注入区、轻掺杂漏 区等可以通过传统离子注入工艺在半导体层114中形成。为清楚起见， 图中省略了这些离子注入分布。图1的横截面中示出刚刚完成制造延伸间隙壁108的间隙壁蚀刻 步骤之后的晶片101。衬垫介电层116仍然覆盖半导体衬底104和栅电 极112。硅化物工艺要求在其上能形成硅化物的暴露的部分半导体。半导体层104和栅电极112的暴露区域需要移除衬垫介电层116 的被暴露部分(也就是未被间隙壁108覆盖的部分)。对于衬垫介电 层116是氧化硅层的一些实施例，移除衬垫介电层116的被暴露部分 的优选方法是根据公知工艺将晶片101浸入到HF溶液中。移除衬垫介 电层的被暴露部分，从而形成支撑间隙壁108的衬垫介电结构126 (图 2)(也就是间隙壁108位于衬垫介电结构126的水平部分117上并与 衬垫介电结构126的垂直部分118相邻)。湿法蚀刻衬垫介电层116的被暴露部分可能蚀刻部分介电层126， 这与本意相违也是不希望发生的。例如，图3的放大图，示出由于湿 法蚀刻衬垫介电层而在衬垫介电结构126的末端内产生凹陷的凹口 120。尽管由于湿法蚀刻衬垫介电层而可能产生其它形状和结构的凹 口，但通过透射电子显微镜(TEMs)已在实际的晶片上观察到图3所 示的典型凹口 120。凹口 120可以在与栅结构IIO整个长度的横切面垂直方向上延伸。在后续的硅化工艺中，当硅或其它的半导体材料填充入凹口 120时，在硅化工艺中变成硅化物，凹口 120导致或促进形成不希望的硅化物纵梁。现在参看图4，在晶片101的上方非选择性沉积金属层130。金属 层130沉积在栅电极110两侧的半导体层104的被暴露部分上和栅电 极112的上表面上。根据一实施例，金属层130是难熔金属或过渡金 属，如钛，钴，镍，钯或铂。金属层130可以包括阻挡盖层如氮化钛 层。在优选的实施方式中，金属层130由物理气相沉积(PVD)沉积， 更具体来说，采用射频(RF本文档来自技高网...

【技术保护点】
一种半导体制造方法，包括：　形成覆盖栅介电层的栅电极，其中栅介电层覆盖晶片衬底；　形成衬垫介电层，其包括邻接栅电极侧壁的垂直部分和覆盖半导体衬底上表面的水平部分；　形成延伸间隙壁，其邻接衬垫介电层的垂直部分，并且覆盖衬垫介 电层的水平部分；　在所述延伸间隙壁形成之后，移除衬垫介电层的暴露部分，以形成由延伸间隙壁覆盖的衬垫介电结构，并暴露衬底的一部分；　回蚀延伸间隙壁，从而显现该衬垫介电结构的末端；　在所述回蚀之后，移除衬垫介电结构的暴露末端的 至少一部分；以及　在衬底的暴露部分上形成硅化物。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：达尔迈什贾瓦拉尼，约翰R阿尔维斯，迈克尔G哈里森，莱奥马修，约翰E摩尔，罗德R莫拉，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：US[美国]