多层半导体晶片及其制造方法技术

本发明专利技术涉及一种制造多层半导体晶片的方法，该半导体晶片包括承载晶片（５）和与承载晶片（５）粘合的碳化硅施体层（４０），该方法包括以下步骤：ａ）提供承载晶片（５），ｂ）提供施体晶片（１），施体晶片（１）包括施体层（２）和施体晶片的剩余物（３），所述施体层（２）包含单晶硅，ｅ）将所述施体晶片（１）的施体层（２）与承载晶片（５）粘合，以及ｆ）移除施体晶片的剩余物（３），以便使仍保持与承载晶片（５）粘合的施体层（２）暴露，所述方法特征在于以下的其它步骤：ｃ）将碳离子注入施体层（２）中，以便产生包含注入碳的层（４），以及ｄ）热处理包括包含注入碳的层（４）的施体层（２），以形成在至少部分施体层（２）中的碳化硅施体层（４４）。本发明专利技术还涉及一种多层半导体晶片，其包括承载晶片（５）和与承载晶片（５）粘合的碳化硅施体层（４４），其中通过Ｘ射线衍射确定，所述碳化硅施体层（４４）不含孪晶，且不含额外的碳化硅多型体。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及包括承载晶片和碳化硅施体层的多层半导体晶片，以及其 制备方法。
技术介绍
氮化镓(GaN)通常被用作半导体器件中的活性层，原因在于其高的直 接带隙、高的电子饱和速率和高的电压阻断容量。该直接带隙非常适合于 制造绿色和蓝色LED以及激光二极管。氮化镓铝(GaAlN)和氮化镓铟 (GalnN)的晶体也可以用于这些应用中，GaAlN具有较大的带隙，GalnN 具有较小的带隙。基于氮化物的器件也被用于微波器件、高功率器件和 HEMT中。但是，GaN晶体难于生长，迄今为止还没有商业的晶体生长方法可供 用于制备纯的晶锭。GaN晶片通常是通过在适宜的衬底上生长GaN、随后 移除所述衬底而制备的。这些"准大块"的GaN晶片具有高的缺陷密度，并 且生长相对昂贵。在很多器件应用中是在适宜的衬底上生长GaN薄层。碳化硅(SiC)衬底通常被用作生长GaN薄膜和晶片的衬底。尽管这些 衬底提供了用于GaN生长的可接受的晶格常数匹配与良好的电性能和热 性能及器件特性，但是它们受限于小于100mm的较小直径。单晶SiC晶 片则比硅晶片要贵得多。此外，大块的SiC晶片具有缺陷如微管，以及不 同的多型体夹杂物，这些缺陷是在晶体生长期间产生的。备选途径是直接地或通过中间的外延SiC层、使用大块的硅晶片进行 GaN层的外延生长。尽管大直径的硅晶片已经是可以得到的，但是在缓冲 层上生长GaN薄膜会导致高的位错密度，这限制了这种材料的应用。此外， 可能会产生GaN薄膜的破裂，原因在于GaN层上的硅晶片诱导产生的极 端的拉伸应力。该应力的产生是由于硅晶片和GaN层的不同的热膨胀系 数。如果所述应力太大，则所述晶片甚至会在外延过程中破裂。还有，SiC的外延生长的缺点是会产生很多缺陷，特别是孪晶和凸起(hillock)。同样已知使用硅晶片作为用于SiC离子束合成的衬底(WO 03/034484 A2)。在此方法中，用碳离子注入硅晶片并在高温下退火，在硅表面下产 生SixCy的包埋层。包埋的离子束合成的SiC(IBS-SiC)层具有变化的化学计 量度(x， y)和变化的结晶度，不用清楚限定与顶部硅层和硅衬底底部的边 界。埋层不具有自由表面，并包含很多不同取向的SiC纳米夹杂物、晶格 缺陷、单晶SiC区、无定型夹杂物和末端范围注入损伤。在适宜的注入和 退火条件下，单晶SiC区在大约对应于注入碳离子的平均深度的深度上形 成。如果顶部硅层被移除，则GaN就可以生长在IBS-SiC层上。但是，还 存在着在GaN沉积期间产生破裂的问题，原因是硅和GaN层的不同的热 膨胀系数。在GaN层的外延生长期间，破裂或晶片破损问题可以通过转移薄的单 晶SiC层至具有匹配的热膨胀系数的基底或承载晶片来解决，例如使其由 多晶SiC构成。US 6328796公开了一种方法，其中浅表的3c-SiC层通过 以下步骤产生使硅施体晶片的表面碳化、将硅施体晶片的SiC层与由多 晶SiC构成的基底晶片粘合、以及移除硅施体晶片的剩余部分，以便暴露 出SiC层。硅衬底的碳化产生大量的位错、层积缺陷、空隙、和面缺陷，例如反 相畴界(APB) (Mendez等，Materials Science Forum， Vols. 483-485 (2005)， 第189-192页)。与碳化有关的较大缺陷产生部分是由于在硅和SiC(20%) 之间的大的晶格失配，以及由于具有不同的相和堆叠顺序的彼此独立成核 的SiC岛的聚并，从而导致高密度面缺陷(Zetterling等的Process technology for SiC devices, EMIS Processing Series 2， ISBN 0852969988，第2章第39-40 页)。此外，前体气体中的C:Si之比需要在碳化过程中和在接下来的SiC 外延生长期间进行严格控制，以避免其它的缺陷。由于某些反相畴界的自 湮灭，SiC在碳化层上的外延生长可以减少某些早期生长阶段的晶体破坏， 但是，SiC的生长相对较慢(约0.5-8pm/hr)，所以缺陷的减少不是非常有效。 外延生长也会使表面粗糙，原因在于阶梯式生长，因此不会自湮灭的成核 缺陷将会在外延过程中继续生长，并且确实某些与外延有关的缺陷将会另 外成核，并生长出例如堆叠缺陷和生长凸起。此夕卜，突出物和大台阶(macro step)也是问题(Takashi等，Materials Science Forum，第389-393巻，(2002)，8第323-326页)。与碳化及随后的外延步骤有关的缺陷问题在一定程度上可 以通过非取向(off-orientated)晶体来减少，但是与SiC岛聚并有关的根本问 题及所得孪晶和凸起生长仍然存在。其它在硅上的基于碳化的外延SiC生 长的缺陷是在碳化的SiC/Si界面处会产生空隙。最后结果是，如果GaN层沉积在SiC层上，而LED在GaN层上制造， 则LED的效率相对较低。因此，本专利技术的目的是提供一种用于外延生长含 氮化物的层的衬底，其不含上述的缺陷，并且能够用来制造高质量的器件， 例如高效LED。
技术实现思路
所述问题通过一种制造多层半导体晶片的方法来解决，该半导体晶片 包括承载晶片(5)和与承载晶片(5)粘合的碳化硅施体层(44)，该方法包括以下步骤a) 提供承载晶片(5)，b) 提供施体晶片(l)，该施体晶片(1)包括施体层(2)和所述施体晶片的 剩余物C3)，所述施体层(2)包含单晶硅，e) 将所述施体晶片(1)的施体层(2)与承载晶片(5)粘合，以及f) 移除施体晶片的剩余物(3)，以便使仍保持与承载晶片(5)粘合的施 体层(2)暴露，所述方法特征在于以下的其它步骤c) 将碳离子注入施体层(2)中，以便产生包含注入碳的层(4)，以及d) 热处理包括包含注入碳的层(4)的施体层(2)，以形成在至少部分施 体层(2)中的碳化硅施体层(44)。与US 6328796中公开的方法相反，本专利技术使用所谓的"离子束合成" 用于制造碳化硅(SiC)施体层(44)。该层也被称为离子束合成的碳化硅 (IBS-SiC)层。本专利技术还涉及一种多层半导体晶片，其包括承载晶片(5)和与承载晶片 (5)粘合的碳化硅施体层(44)，其中通过X射线衍射确定，所述碳化硅施体 层(44)不含孪晶，且不含额外的碳化硅多型体。本专利技术另外涉及一种多层半导体晶片，其包括承载晶片(5)和与承载晶 片(5)粘合的碳化硅施体层(44)，其中所述碳化硅施体层(44)包括至少一个9变化碳浓度的区(41, 43)，其中碳原子的浓度在垂直于层(44)的界面的方向 上变化。附图说明通过参考以下附图1-7，对本专利技术进行更详细描述 图1所示为在硅施体晶片(1)中形成的包含碳化硅的层(40)的结构。所 述附图是穿过所述施体晶片的垂直截面的TEM图像。图2所示为根据本专利技术的多层半导体晶片的结构示意图。图3所示为带有额外外延层的图2的多层半导体晶片示意图。图4所示为根据本专利技术的第一优选实施方案的方法。图5所示为根据本专利技术的第二优选实施方案的方法。图6所示为根据本专利技术的第三优选实施方案的方法。图7所示为根据本专利技术的第四优选实施方案的方法。附图标记目录1施体晶片15粘合界面2施体层21施体晶片的表面层3施体晶本文档来自技高网...

【技术保护点】
一种制造多层半导体晶片的方法，该半导体晶片包括承载晶片（５）和与承载晶片（５）粘合的碳化硅施体层（４４），该方法包括以下步骤：　ａ）提供承载晶片（５），　ｂ）提供施体晶片（１），该施体晶片（１）包括施体层（２）和所述施体晶片的剩 余物（３），所述施体层（２）包含单晶硅，　ｅ）将所述施体晶片（１）的施体层（２）与承载晶片（５）粘合，以及　ｆ）移除施体晶片的剩余物（３），以便使仍保持与承载晶片（５）粘合的施体层（２）暴露，　所述方法特征在于以下的其它步 骤：　ｃ）将碳离子注入施体层（２）中，以便产生包含注入碳的层（４），以及　ｄ）热处理包括包含注入碳的层（４）的施体层（２），以形成在至少部分施体层（２）中的碳化硅施体层（４４）。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：B墨菲，R瓦利希，
申请(专利权)人：硅电子股份公司，
类型：发明
国别省市：DE[德国]