逻辑元件制造技术

在一种逻辑元件（１００）中，形成支持部（１０５，１０６）和在两端由它们支撑的梁（１０７）。梁（１０７）具有与衬底（１０１）的上侧表面隔开的背侧表面，在梁（１０７）和衬底（１０１）的相对表面之间建立间隔。激励电极（１０８）形成在一个支持部（１０５）上，而振动检测电极（１１０）形成在另一个支持部（１０６）上。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种逻辑元件，所述逻辑元件使用基于机械振动的共振器来存储比特信息并采用比特信息进行计算。
技术介绍
在信息处理装置中，用于存储比特信息的存储装置和用于使用比特信息进行计算的算术装置广泛用于生活器具和通信装置。目前，主流存储装置和运算装置采用诸如由半 导体制成的晶体管之类的逻辑元件。在20世纪50年代，在采用今天的半导体晶体管作为基本元件的逻辑元件变为主流之前，称为参变元件的逻辑元件在日本广为研究和发展。参变元件通过将具有在共振器 被参变激励时产生的两个不同相位中的一种的振动状态处理为比特来执行逻辑运算(参 考文献 1 :E. Goto, “ TheParametron, a Digital Computing Element which Utilizes ParametricOscillation"，PROCEEDINGS OF THE IRE，vol. 47，pp.1309-1316，1959)。图10为示出上述常规参变元件的基本元件的配置的电路图。该参变元件包括具 有频率f的输入交流信号源1001、反相开关1002、耦合变压器1003、电容器1004、耦合电阻 器1005、具有两个线圈的电感1006、激励开关1007、产生具有频率2f的激励交流信号的激 励交流电源1008、以及输出端1009。参变元件的主要部分由电容器1004和电感1006形成，并且是具有共振频率f的LC 共振器。通过根据来自激励交流电源1008的激励交流信号周期性地调制处于频率2f的LC共 振器的电感1006的值、以频率f参变地激励该LC共振器。因此，该LC共振器产生两个相位差 JI的振动状态。在通过打开激励开关1007并施加激励交流信号的激励开始之前，可以基于从 输入交流信号源1001输出的输入交流信号的相位来选择这两种振动状态中的任意一种。在这种参变元件中，在激励之前施加从输入交流信号源1001输出的具有共振频 率f的交流信号，使得LC共振器经由耦合变压器1003共振。在这种状态中，打开激励开关 1007，以开始参变激励。随后，保持从输入交流信号源1001供给的输入交流信号的相位。即 使来自输入交流信号源1001的交流信号的输入随后取消了，这种振动状态仍将继续。反相 开关1002使从输入交流信号源1001输入的交流信号反相，以相位差π的两种激励模式选 择性激励该LC共振器。该LC共振器可以保持所选择的激励模式。在采用参变元件的计算中，如上所述存储在LC共振器中的两种振动状态顺序传递至不同的参变元件。这可以实现移位寄存器、AND电路、OR电路、NOT电路等等。当前，参变元件在成本和性能方面比半导体元件有优势，并且确实开发出实际器 件。然而，半导体晶体管随后的快速发展促使了参变元件的发展的取消，因为它们在速度、 集成度、功耗等方面较差。
技术实现思路
要解决的技术问题然而，使用目前主流晶体管作为基本元件的逻辑元件要求提供预定的电流来继续 它们的操作。随着元件集成度的上升，功耗增加。另一方面，因为元件的基本单元是LC共 振器，难以减小常规参变元件的尺寸。由于这种参变元件使用电子共振器，串扰伴随着微处 理在元件之间出现，并带来负面效应。本专利技术已经用来解决上述不足，并以抑制由执行存储、计算等的逻辑元件中的集 成引起的功耗增加为其目标。技术方案根据本专利技术的逻辑元件至少包括机械振动的振动部；激励装置，用于以相位差 η的第一振动状态和第二振动状态中的任意一种使所述振动部参变振动；输入部，接收输 入到所述激励装置中的用于参变振动的信号；和输出部，输出与参变振动的所述振动部的 所述第一振动状态和第二振动状态中的任意一种相对应的信号。在参变激励之后，保持振 动部处的第一振动状态或第二振动状态。本专利技术的逻辑元件使用从输出部输出的与这两种 振动状态相对应的两种信号表示比特信息“0”或“ 1 ”。有益效果如上所述，根据本专利技术，机械振动的振动部以相位差π的第一振动状态和第二振 动状态中的任意一种进行参变振动，并且输出与任一种状态相对应的信号。本专利技术在抑制 由执行存储、计算等的逻辑元件中的集成引起的功耗增加方面非常有效。附图说明图1为示意性示出本专利技术第一实施方式中的逻辑元件100的结构示例的透视图；图2为用于说明两种不同激励状态的图示；图3为示出用于驱动逻辑元件100的电路配置的电路图；图4为示出使用第一实施方式中的逻辑元件的移位寄存器的平面图；图5为用于说明移位寄存器的操作示例的时序图；图6为用于说明移位寄存器的操作示例的时序图；图7为示出第一实施方式中的逻辑元件的另一形式的移位寄存器的平面图；图8为示出使用第一实施方式中的逻辑元件的逻辑电路的配置的平面图；图9为示意性示出本专利技术第二实施方式中的逻辑元件的配置的平面图；和图10为示出参变元件的基本元件的配置的电路图。具体实施例方式以下将参照附图描述本专利技术的各实施方式。现在将描述本专利技术第一实施方式中的逻辑元件。图1为示意性示出本专利技术第一实 施方式中的逻辑元件100的结构示例的透视图。逻辑元件100具有多层结构，其中例如，由 单晶Ala7Gaa3As制成的牺牲层121、由单晶绝缘GaAs制成的绝缘层102、由硅掺杂单晶导电 GaAs (第一半导体)制成的导电层103、以及由单晶绝缘AlGaAs (第二半导体)制成的压电 层(激励装置)104形成在GaAs(OOl)衬底101上。压电层104例如由Ala3Gaa7As制成。还在该逻辑元件100中，支持部105和106以及由它们在两端支撑的梁107由所述多层结构形成。梁107具有与衬底101的顶部表面间隔开的背侧表面，在梁107和衬底101的相面对的表面之间创建间隔。牺牲层121的使用能够形成这种结构，这将在随后进行 描述。激励电极(输入电极)108形成在支持部105上，而振动检测电极(输出电极)110 形成在支持部106上。这些电极由相对于半导体压电层104形成肖特基势垒结的金属材料 制成。电极例如具有Ti层和其上形成的Au层的多层结构。公共电极109形成在导电层 103的通过从支持部105的一部分去除压电层104而暴露的部分上。公共电极109由欧姆 接触导电层10的金属材料制成。这种材料的例子是AuGeNi合金。配线111连接至激励电极108，以供给用于参变激励等的交流信号。接地配线112 连接至公共电极109。振动检测配线113连接至振动检测电极110，以输出由梁107的振动 产生的信号。在这种逻辑元件中，导电层103用作公共电极，所述公共电极经由压电层104 面对激励电极108和检测电极110。将简要地描述逻辑元件100的制造。例如，牺牲层121外延生长在衬底101中，随 后绝缘GaAs外延生长在牺牲层121上。硅掺杂单晶导电GaAs外延生长在绝缘GaAs层上， 以及绝缘Ala3Gaa7As外延生长在导电GaAs层上。通过异质外延生长足以形成这些层。此后，通过已知的光刻技术和刻蚀技术，将层叠膜微处理成平坦形状的支持部 105、梁107和支持部106。在这种状态下，牺牲层121从剩余层上选择性地去除，在梁107 和位于梁107的区域中衬底101的面对表面之间产生了间隔。该示例采用比剩余层包含更 多Al的牺牲层121。因此可以选择性地刻蚀本文档来自技高网...

【技术保护点】
一种逻辑元件，至少包括：机械振动的振动部；激励装置，用于以相位差π的第一振动状态和第二振动状态中的任意一种使所述振动部参变振动；输入部，接收输入到所述激励装置中的用于参变振动的信号；和输出部，输出与参变振动的所述振动部的所述第一振动状态和第二振动状态中的任意一种相对应的信号，其中使用所述第一振动状态或第二振动状态表示“０”或“１”的二进制信息。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：山口浩司，伊姆兰马赫布卜，冈本创，
申请(专利权)人：日本电信电话株式会社，
类型：发明
国别省市：JP[日本]