半导体元件制造技术

本发明专利技术提供一种半导体元件，该半导体元件包括：衬底，具有至少一个导孔；介电层，设置于该衬底和该至少一个导孔之上，其中该至少一个导孔内填充气体；以及多个导体，形成于该衬底的上表面上，且其中该介电层形成于所述多个导体之上，该至少一个导孔设置于两个相邻的所述导体之间，其中该至少一导孔与所述多个导体完全位于该衬底的上表面上。根据本发明专利技术，可较容易地以金属或介电材料填充导孔，且填充结果可靠，用于高深宽比导孔可得到较高元件密度；本发明专利技术可与现有工艺兼容且易于整合；本发明专利技术还可使内连线受到较低程度的ＲＣ延迟。

【技术实现步骤摘要】

本专利技术涉及半导体元件，特别涉及半导体元件的导孔以及其类似结构的制造方 法，该方法特别适用于制造非常窄且具有高的深宽比的导孔。
技术介绍
一般而言，半导体元件为在半导体晶圆上制造的电子元件，并用以传送或操纵 电子信号。半导体晶圆为半导体材料例如硅制成的薄片，在晶圆上可以制造大量的电子 元件，这些元件互相连接而形成集成电路。为了提高效率，在每一片晶圆上通常会形成 许多芯片，每个芯片可包含数百万个元件。当芯片制造完成后，将芯片分割并将每个独 立的芯片封装，以安装至电子设备例如移动电话、个人电脑或是MP3播放器中。在晶圆上制造电子元件包括一连串的工艺步骤，其中大部分或全部都已经自动 化，通常这些步骤包含注入离子以赋予硅晶圆半导体特性，以及选择性地形成和除去绝 缘及导电材料组成的交替层。当个别的元件或结构非常小时，开发各种特定的工艺以符 合这些元件的制造需求。虽然目前可以制造非常小的元件，但是微型及节能电子设备的 需求会促使生产更小且同时更有性能的元件，因此需要不断创新的制造技术。提供电子元件形成的晶圆表面有时称为衬底，在半导体衬底上可形成各种半导 体结构。图1为典型的半导体元件10的剖面图，值得注意的是，在此所使用的名词“元 件(device)”为一般的名词，指的是特定功能的元件、元件的一部分或元件的集合，换言 之，在此所讨论的特定元件是通过其特色或所列举的特征以及通过上下文而定义的。名 词“半导体元件”指的是应用在半导体上的元件，该名词本身并非针对特定元件或是特 定性质。在图1的半导体元件10中，第一晶体管11和第二晶体管16形成于衬底22的表 面21上，除了栅极结构12之外，第一晶体管11还包括源极区14以及漏极区15，以定 义沟道13。同样，晶体管16也包含栅极结构17以及定义沟道19的源极区18和漏极区 20。在特定情况下，例如施加电荷至个别的栅极结构12和17上，可使得电流流过在个 别的源极和漏极区之间定义出的沟道13和19，因此，晶体管可作为操纵电子信号的基本 小开关。在图1的例子中，栅极结构12和17被隔离结构25分开，隔离结构25在沟槽 24中形成，以避免两个晶体管的操作互相干扰，这种隔离结构有时称为浅沟槽隔离结构 (shallow trench isolation,简称 STI)，STI 的形成可参照图 2a 至图 2d。图2a至图2d为半导体元件30依序在各个制造过程中的剖面图，在图2a中，所 形成的缓冲氧化层34直接覆盖在衬底32上方，衬底可为硅，氧化层34可为二氧化硅。 光致抗蚀剂层36直接在缓冲氧化层34上形成，其中的光致抗蚀剂为可图案化的材料，当 其曝光时成分会改变，可形成预定结构的图案及开口。为了产生图案，通过具有图案的光掩模将光致抗蚀剂层选择性地曝光，被曝光的部分留下或用合适的溶剂冲走(视光致 抗蚀剂种类而定)，留下的结构通常用以保护位于该结构下的区域，而让未受保护的区域 被蚀刻。当不再需要光致抗蚀剂层时，用溶剂将残留的光致抗蚀剂结构除去，此工艺通 常称为光刻蚀刻技术。在此例中，先形成光致抗蚀剂结构43和44，然后在衬底32内蚀刻出凹陷38而 形成隔离结构，并且在光致抗蚀剂结构和衬底之间设置氧化层34，其结构如图2b所示。 当凹陷38形成之后，沉积氧化物材料40，在此例中，氧化物材料40填充凹陷38并覆盖 半导体元件30周围的部分，其结构如图2c所示，氧化层40位于衬底32的凹陷38内的 部分称为隔离结构39。为了完成工艺，需除去氧化层40的残留物，这例如通过化学机械 研磨工艺(CMP)来达成，同时也一并除去光致抗蚀剂结构43和44，所得到的半导体元 件30包含隔离结构39，其结构如图2d所示。可用此方式形成许多类似的结构，例如图3所示的通常称为导孔的结构。图3为 典型已填充的导孔结构50的剖面图，如同上述的凹陷38，导孔50是通过在衬底55内蚀 刻出凹陷54，并以填充材料53填充而形成的。值得注意的是，填充材料53可以是介电 材料例如二氧化硅或是低介电常数材料，并且通常可为导电材料例如铜。在图3的例子 中，导孔凹陷54以导电性填充材料53加以填充，作为从衬底55的正面51到背面52的 导体。由图3可看出，填充材料53的一部分56稍微自背面52突出，使得其与接触垫 或其他目标接触区域(图中未示)接触，例如与另一芯片上的接触区域接触。为了形成 此结构，可先形成导孔凹陷54并予以填充，然后蚀刻背面52以暴露出填充材料53的突 出部分56。值得注意的是，在图3的结构的应用中，导孔通常比图1的STI 25相对地 长，这是因为其必须从衬底的一面延伸至另一面。导孔通常也不能太宽，因为可能必须 将许多这样的结构设置在有限的区域内。深度(长度)比宽度的关系称为深宽比(aspect ratio),参阅图3，导孔的长度为Lv，宽度为Wv，有时将深宽比Lv/Wv约大于5的导孔 称为高深宽比(A/R)导孔或称具有高深宽比的导孔。不幸地，目前的方法所使用的材料及工艺均无法得到令人满意的结果，而如果 无法适当地形成及填充导孔，特别是具有高深宽比的导孔，则必须增加其尺寸以确保可 以制造。然而，如上所述，目前所需要的是具有高导孔密度的小元件，以在半导体芯片 中容纳更多的元件。因此，业界亟需一种制造半导体元件的方法，其包含制造导孔，特别是具有高 深宽比的导孔，以产生更可靠的元件，并且能够在不增加制造成本的情况下，或是在不 需要过度且困难的工艺修改的情况下即可提高导孔的密度，而本专利技术即可提供解决上述 问题的方法。
技术实现思路
依据本专利技术的一较佳实施例，提供一种半导体元件的制造方法，包括提供衬 底，在衬底内形成导孔，以可抛弃式填充材料填充导孔，在已填充的导孔上方形成第一 介电层，暴露出一部分的可抛弃式材料，以及除去暴露出的材料。然后，可以用导电材 料填充导孔，或是封闭导孔并且只留下空气填充的导孔。上述半导体元件的制造方法还可包括以永久性填充材料填充该导孔。上述半导体元件的制造方法中，该永久性填充材料可包括金属或介电材料。上述半导体元件的制造方法中，暴露出一部分的该可抛弃式材料的步骤可包括 在该第一介电层内形成小开口。上述半导体元件的制造方法还可包括在该第一介电层之上形成第二介电层， 以封闭该小开口。上述半导体元件的制造方法还可包括将该衬底变薄。上述半导体元件的制造方法还可包括在该衬底的背面之上形成第二介电层。上述半导体元件的制造方法中，暴露出一部分的该可抛弃式材料的步骤可包括 在该第二介电层内形成小开口。上述半导体元件的制造方法还可包括以下步骤以永久性填充材料包括金属填 充该导孔；以及在该第二介电层内形成金属结构，该金属结构与该永久性填充材料相 连。上述半导体元件的制造方法中，该可抛弃式材料可包括非结晶的碳、氧化物、 SiN,低介电常数材料或多晶硅至少其中之一。依据本专利技术的另一较佳实施例，提供一种在半导体元件内形成间隙的方法，包 括在半导体衬底内形成至少一个导孔，以可抛弃式材料填充导孔，在可抛弃式材料上方 沉积第一介电层，在第一介电层内形成小开口暴露出可抛弃式材料，除去可抛弃式材 料，以及在小开口上方形成第二介电层。依据本专利技术的又另一较佳实施例，提供一种在半导体衬底内填充导孔的方法， 包括在导孔内沉积本文档来自技高网...

【技术保护点】
一种半导体元件，包括：衬底，具有至少一个导孔；介电层，设置于该衬底和该至少一个导孔之上，其中该至少一个导孔内填充气体；以及多个导体，形成于该衬底的上表面上，且其中该介电层形成于所述多个导体之上，该至少一个导孔设置于两个相邻的所述导体之间，其中该至少一导孔与所述多个导体完全位于该衬底的上表面上。

【技术特征摘要】
US 2007-5-2 11/799,6371.一种半导体元件，包括 衬底，具有至少一个导孔；介电层，设置于该衬底和该至少一个导孔之上， 其中该至少一个导孔内填充气体；以及多个导体，形成于该衬底的上表面上，且其中该介电层形成于所述多个导体之上， 该至少一个导孔设置于两个相邻的所述导体之间，其中该至少一导...

【专利技术属性】
技术研发人员：余振华，邱文智，吴文进，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]