本发明专利技术提供一种电流源ＭＯＳＦＥＴ驱动芯片，属于电力电子芯片技术领域，该芯片用于提供同步整流电路中高端和低端ＭＯＳＦＥＴ的ＰＷＭ驱动信号。该芯片包括电平转换单元、逻辑时序单元、高端驱动单元、低端驱动单元，通过高端驱动单元及低端驱动单元中不同元器件按照特定的连接方式，将输入的ＰＷＭ信号转变为所需的ＰＷＭ驱动信号，以此控制同步整流电路中高端和低端ＭＯＳＦＥＴ的开通关断。本发明专利技术的优点在于：高频下，芯片的高端驱动单元与外围器件连接构成高端驱动电路，高端驱动电路中的电感电流对同步整流电路中高端ＭＯＳＦＥＴ进行充电时，因此减小了ＭＯＳＦＥＴ源极引线寄生电感的影响，使得ＭＯＳＦＥＴ相对更快地开通，继而减少了ＭＯＳＦＥＴ的开通关断损耗；主电路ＭＯＳＦＥＴ关断时释放的能量被电感回收，从而节约能损。
【技术实现步骤摘要】
本专利技术属于电力电子芯片领域，涉及一种电流源驱动MOSFET芯片，用于提供同步 整流电路中高端和低端MOSFET的PWM驱动信号。
技术介绍
MOSFET驱动芯片是电力电子器件研究发展的重要方向之一。现有的多数MOSFET 驱动芯片大多是基于传统的电压源驱动MOSFET的方式，这种驱动方式一般采用NPN和PNP 两个三极管构成一个推挽电路，通过在两个三极管的基极上施加高低电平信号，使得两个 三极管轮流导通，从而控制MOSFET的开通与关断，并将MOSFET的栅源电压箝位于驱动电路 供电电压。采用这种驱动方式的芯片的特点是比较简单、可靠，易于实现。但是其缺点亦比较 明显，一是MOSFET关断时栅极释放的能量无法回收；二是线路引线存在的寄生电感影响了 MOSFET开通关断的时间，从而增加了 MOSFET的开通关断损耗。在开关电源高频化(IMHz以 上)的趋势之下，由于MOSFET的开关损耗占据电路损耗的大部分比重，因此这些不足显得 更为突出。
技术实现思路
为克服现有MOSFET驱动芯片存在的技术问题，本专利技术提供一种电流源驱动 MOSFET芯片，该驱动芯片包括电平转换单元、逻辑时序单元、高端驱动单元、低端驱动单元； 所述高端驱动单元与低端驱动单元由芯片电源输入引脚VDD供电；所述电平转换单元与所 述驱动芯片的五个PWM信号输入引脚CT1-CT5连接，接收PWM输入信号；所述电平转换单元 将PWM信号电平转换后为高端驱动单元提供五路PWM信号；所述逻辑时序单元与所述驱动 芯片的第六个信号输入引脚CT6相连，接收PWM输入信号，经过所述逻辑时序单元的逻辑转 换后为所述低端驱动单元提供PWM信号；所述电平转换单元和所述逻辑时序单元共同接入 信号接地引脚SGND ；所述高端驱动单元包含两个P沟道MOSraT、三个N沟道MOSFET和四个 串联的二极管，所述高端驱动单元与电平转换单元、芯片的高端驱动信号输出引脚HSG、PH 都有连接，高端驱动单元接收电平转换单元提供的五路PWM信号，并与外围器件连接完成 后，通过五路PWM输出信号控制高端驱动单元中五个MOSFET的开通关断，并由芯片的两个 高端驱动信号输出引脚HSG、PH提供所需的PWM输出信号，控制同步整流电路中高端MOSFET 的开通关断；所述低端驱动单元包一个P沟道M0SFET、一个N沟道M0SFET、一个PNP型三 极管和一个NPN型三极管，所述低端驱动单元与逻辑时序单元、芯片的低端驱动信号输出 引脚LSG都有连接，低端驱动单元接收逻辑时序单元提供的PWM信号，通过此信号控制低端 驱动单元中不同M0SFET、三极管的开通关断，得到所需的PWM驱动信号，并由芯片的低端驱 动信号输出引脚LSG提供所需的PWM输出信号，控制同步整流电路中低端MOSFET的开通关 断。本专利技术通过高端驱动单元及低端驱动单元中不同元器件按照特定的连接方式，将输入的PWM信号转变为所需的PWM驱动信号，以此控制同步整流电路中高端和低端MOSFET 的开通关断。这种电流源MOSFET驱动方式的优点在于高频下(IMHz以上)，芯片的高端 驱动单元与外围器件连接构成高端驱动电路，高端驱动电路中的电感电流对同步整流电路 中高端MOSFET进行充电时，可以近似看作恒流源充电，因此减小了 MOSFET源极引线寄生电 感的影响，使得MOSFET可以相对更快地开通，继而减少了 MOSFET的开通关断损耗；主电路 MOSFET关断时释放的能量也可以被电感回收，从而节约了能量损耗。附图说明图1 电流源驱动MOSFET芯片原理方框图图2 电流源驱动MOSFET芯片检测电路原理图图3 电流源驱动MOSFET芯片检测电路的输入和输出波形图图中标记说明如下1 电平转换单元，2 逻辑转换单元，3 高端驱动单元，4 低端驱动单元CT1—CT6 信号输入引脚 VDD电源输入引脚Ip 外部电感连接引脚 VB外部二极管连接引脚SGND 信号接地引脚 PGND驱动接地引脚HSG 高端驱动信号输出引脚(接高端MOSFET的栅极)PH 高端驱动信号输出引脚(接高端MOSFET的源极)LSG 低端驱动信号输出引脚(接低端MOSFET的栅极)S” S2, S6 P 沟道 MOSFET S3> S4, S5, S7N 沟道 MOSFETT1 NPN型三极管 T2PNP型三极管D1-D4 二极管 Df外围电路二极管Lr 外围电路电感 Cf外围电路电容Q1 同步整流电路中高端MOSFETQ2 同步整流电路中低端MOSFET具体实施例方式下面结合附图描述本专利技术的一个具体实施方案。附图1中高端驱动单元由两个P沟道MOSFET (S” S2)、三个N沟道MOSFET (S3-S5)、 四个串联的二极管(D1-D4)构成。S1-S5的栅极与源极分别与电平转换单元的五路输出信 号引线相连，以接收控制信号^的源极和S2的源极相连引出芯片的外部二极管连接引脚 VB(芯片工作时，此引脚需与芯片的电源输入引脚VDD通过外围电路中的二极管相连)，Sp S2的漏极分别与S3、S4的漏极相连，S4的源极与S5的漏极相连，四个二极管相互串联后，阳 极端与S5的漏极相连，阴极端与源极端连接，S3的源极与S5的漏极连接后，引出芯片的其中 一个高端驱动信号输出引脚？礼而S2的源极与S4的漏极连线引出另外一个高端驱动信号 输出引脚HSG，SJ々源极和S3的漏极连线引出芯片的外部电感连接引脚Ip (芯片工作时，此 引脚需与芯片的一个高端驱动信号输出引脚HSG通过外围电路中的电感k相连)。低端驱动单元由P沟道MOSra构成(S6)、N沟道MOSFET (S7) ,NPN型三极管(T1)和4PNP型三极管(T2)构成；S6的栅极与T1的基极共同接收来自逻辑时序单元的一路控制信 号；S7的栅极与T2的基极共同接收来自逻辑时序单元的另一路控制信号；S6与T1的集电极 相连于芯片的电源输入引脚VDD，S6的漏极与T1的发射极，S7的漏极与T2的发射极全部相 连于芯片的低端MOSFET驱动信号输出引脚LSG，而S7的源极与T2的集电极相连于芯片的 驱动接地引脚PGND。按照上述连接方式，芯片工作时可以输出两路互补的PWM驱动信号控制同步整 流电路中高端和低端MOSFET的开通和关断。如附图2所示。芯片的六个信号输入引脚 (CT1-CT6)接受CPLD产生的不同时序的六路PWM控制信号，其中五路信号经CT1-CT5传至 电平转换单元，另外一路信号经CT6输送到逻辑时序单元，五路信号经电平转换单元处理 后分别控制高端驱动单元中五个不同MOSFET (S1-S5)的开通与关断，第六路信号经逻辑时 序单元处理后分别控制低端驱动单元中两个M0SFET(S6、S7)和两个三极管(T1、T2)的开通 与关断。将5-12V直流电源接入芯片的电源输入引脚VDD，并使得芯片的两个高端驱动信号 输出引脚HSG、PH分别与Q1的栅极与源极连接，即可以提供Q1的PWM驱动信号。将芯片的 低端驱动信号输出引脚LSG与Q2的栅极连接，即可以提供Q2的PWM驱动信号。附图3为电流源驱动MOSFET芯片检测电路仿真的输入和输出波形图。芯片输入 的PWM信号波形为CT1-CT6，Vgsl-Vgs5分别为高本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：刘雁飞，葛芦生，
申请(专利权)人：安徽工业大学，
类型：发明
国别省市：34
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。