【技术实现步骤摘要】
本专利技术涉及内含2N个CPU的单片微控制器,属于微电子
,可形成大规 模功能集成芯片,用于各种仪器仪表和控制单元中。
技术介绍
目前的单片微控制器大多只内含一个CPU,程序存储器、数据存储器及其它 一些功能配置较为庞大;由于任何时刻只能处理一个问题,任何时刻只能利用程序存储 器、数据存储器及其它一些功能的一小部分,任何时刻多问题处理需要排队,实时处理 得不到保证,从而造成程序存储器、数据存储器及其它一些功能配置利用率非常低,这 是目前只含一个CPU的单片微控制器自身所存在的问题。
技术实现思路
本专利技术的目的是利用设置多个CPU,充分提高程序存储器、数据存储器及其它 一些功能配置的利用率,加强整个单片微控制器的工作效率,提高单片微控制器内部处 理问题的实时性。 为了实现上述目的,本专利技术采取了如下技术方案设计一种内含2N个CPU的 单片微控制器,由2N个数据处理位数相同的CPU、 2N个程序存储器、2N个数据存储 器、N个双口RAM、 2N个CPU相互之间的串行通信系统、2N个中断服务系统、2N个 定时器/计数器系统、1/0接口及其它功能线路组成。每个CPU拥有自己独立的程序存储 器、数据存储器、串行通信系统、中断服务系统及定时器/计数器系统;每两个CPU共 用一个双口RAM; 2N个CPU通过串行通信系统可相互交换数据信息;至少有一个CPU 拥有I/0接口 ;至少有一个CPU拥有对外部的中断功能。 上述各CPU相互之间可产生中断请求并完成请求任务或拒绝中断请求,CPU自 身也可产生中断请求并完成请求任务或拒绝中断请求。 所述的I/O接口及其它 ...
【技术保护点】
一种内含2N个CPU的单片微控制器,由2N个数据处理位数相同的CPU、2N个程序存储器、2N个数据存储器、N个双口RAM、2N个CPU相互之间的串行通信系统、2N个中断服务系统、2N个定时器/计数器系统、I/O接口及其它功能线路组成;其特征在于:每个CPU拥有自己独立的程序存储器、数据存储器、串行通信系统、中断服务系统及定时器/计数器系统;每两个CPU共用一个双口RAM;2N个CPU通过串行通信系统可相互交换数据信息;至少有一个CPU拥有I/O接口;至少有一个CPU拥有对外部的中断功能。
【技术特征摘要】
一种内含2N个CPU的单片微控制器,由2N个数据处理位数相同的CPU、2N个程序存储器、2N个数据存储器、N个双口RAM、2N个CPU相互之间的串行通信系统、2N个中断服务系统、2N个定时器/计数器系统、I/O接口及其它功能线路组成;其特征在于每个CPU拥有自己独立的程序存储器、数据存储器、串行通信系统、中断服务系统及定时器/计数器系统;每两个CPU共用一个双口RAM;2N个CPU通过串行通信系统可相互交换数据信息;至少有一个CPU拥有I/O接口;至少有一个CPU拥有对外部的中...
【专利技术属性】
技术研发人员:张念鲁,
申请(专利权)人:北京联合大学生物化学工程学院,
类型:发明
国别省市:11[]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。