一种平面化厚隔离介质形成方法技术

本发明专利技术涉及的是一种特别适用于硅微波功率晶体管和微波单片集成电路研制生产的平面化厚隔离介质形成方法，其特征是该方法包括如下工艺步骤：一、在硅片表面刻蚀深孔阵列；二、通过氧化工艺将深孔边缘剩余的硅衬底材料全部氧化，变成二氧化硅；三、再用ＣＶＤ隔离介质将深孔覆盖，形成厚隔离介质。优点：隔离介质厚度可以通过孔的刻蚀深度调整，可以获得芯片一样厚的介质膜，同时保证硅片表面平坦度和细线条加工成品率，达到减小介质膜寄生电容的目的。

【技术实现步骤摘要】

本专利技术涉及的是一种特别适用于硅微波功率晶体管和微波单片集成电路研制生产的平面化厚隔离介质形成方法，属于半导体微电子设计制造

技术介绍
由于硅微波器件和集成电路往往制作在电导率较高的衬底上，器件金属电极、互 连线与衬底之间存在寄生电容，造成微波信号损耗。过去一般是通过减小金属面积和在半 导体表面淀积厚的隔离介质来减小电容，这种方法在实际工作受到电流容量限制，或同时 造成硅片表面严重凸凹不平，限制器件性能和工艺成品率。
技术实现思路
本专利技术是一种适用于硅微波功率晶体管和微波单片集成电路研制生产的平面化 厚隔离介质形成方法。旨在克服现有技术所存在的上述缺陷。本专利技术在保证硅片表面平坦 度的同时减小介质膜寄生电容，提高器件微波性能。本专利技术的技术解决方案，包括如下工艺步骤 —、在硅片表面刻蚀深孔阵列； 二、通过氧化工艺将深孔边缘剩余的硅衬底材料全部氧化，变成二氧化硅； 三、再用CVD隔离介质将深孔覆盖，形成厚隔离介质。 本专利技术的有益效果是，优点隔离介质厚度可以通过孔的刻蚀深度调整，可以获得 芯片一样厚的介质膜，同时保证硅片表面平坦度和细线条加工成品率，达到减小介质膜寄 生电容的目的。附图说明 附图1是现有隔离介质剖面示意图； 附图2是本专利技术隔离介质剖面示意图； 附图3是硅衬底的剖面示意图； 附图4是硅衬底表面氧化后的剖面示意图； 附图5是硅衬底表面LPCVD淀积氮化硅后的剖面示意图； 附图6是ICP刻蚀深孔阵列后剖面示意图； 附图7是深孔边缘硅衬底材料全部氧化后剖面示意图； 附图8是腐蚀去掉硅衬底表面淀积的氮化硅和附图4中氧化层后的剖面示意图； 附图9是硅衬底表面LPCVD淀积二氧化硅或者二氧化硅与氮化硅复合介质后的剖 面示意图； 附图10是刻蚀形成有源区窗口后的剖面示意图； 图中的1是硅衬底n++区，为砷掺杂，厚度380 ii m-560 ii m ; 2是硅衬底n型外延区， 厚度1 ii m-200 ii m ;3是热生长氧化层，厚度0. 06 y m-O. 1 y m ;4是CVD淀积氮化硅薄膜，厚度0. 1 ii m-0. 3 ii m ;5是ICP刻蚀深孔阵列，深度1. 0 y m_200 y m ;6是热氧化二氧化硅，厚度0. 6 ii m-1. 3 ii m ;7是CVD淀积二氧化硅或氮化硅与二氧化硅介质膜，厚度1. 0 y m_3. 0 y m ;8是有源区窗口。具体实施例方式1)、选择厚度为380 ii m-560 y m，电阻率《0. 003 Q *cm的掺砷硅衬底区，其硅外延 层掺磷(n型)，电阻率0. 5 Q cm-1000 Q cm，厚度1 y m_200 y m(附图3); 2)、在920°C -IOO(TC干氧条件下氧化生长0. 06 y m_0. 1 y m 二氧化硅(附图4); 3)、利用LPCVD工艺在硅衬底表面淀积一层厚度为0. 1 y m_0. 3 y m的氮化硅；(附 图5); 4)、在硅衬底表面涂附 一 层光刻胶，厚度1. 0 m-2. 5 y m，并光刻形成1. 0 ii m-2. 0 ii m间距1. 2 y m_l. 8 y m的刻蚀窗口阵列，利用反应离子刻蚀工艺刻蚀掉窗口 内的氮化硅和二氧化硅；利用ICP刻蚀工艺刻蚀窗口内的硅，形成1. 0 ii m-200 y m的深孔， 最后去掉光刻胶(附图6); 5)、在IOO(TC -115(TC湿氧条件下氧化生长0. 6 y m_l. 3 y m二氧化硅，并确保刻蚀 窗口边缘的硅被全部反应生成二氧化硅；(附图7); 6)、用磷酸腐蚀去掉硅衬底表面的氮化硅；用稀氢氟酸腐蚀去掉工艺步骤2)生产 长的二氧化硅(附图8); 7)、利用CVD工艺在硅衬底表面淀积一层二氧化硅或者二氧化硅与氮化硅复合介 质，介质总厚度为1.0iim-3.0iim，至此获得平面化厚介质膜(附图9); 8)光刻刻蚀有源区窗口图形，开始芯片后续工艺制作(附图10)。 对照附图1，现有芯片隔离介质剖面示意图。硅衬底n++区1，电阻率 《0. 003 Q cm，厚度为380 ii m_560 y m，掺砷；硅衬底n型外延区2电阻率 0. 5 Q cm-1000 Q cm，厚度1. 0 ii m_200 ii m，掺磷，热氧化二氧化硅6厚度为 0. 6 ii m-1. 3 ii m ;CVD淀积二氧化硅或氮化硅与二氧化硅介质膜为二氧化硅或者二氧化硅 与氮化硅复合介质7，介质总厚度为1. 0 P m-8. 0 m ;8为有源区窗口 ，热氧化二氧化硅6、二 氧化硅或者二氧化硅与氮化硅复合介质7，总膜厚度一般在10 m以下； 对照附图2，本专利技术芯片隔离介质剖面示意图。硅衬底n++区1，电阻 率《0. 003 Q cm，厚度为380 y m_560 y m，掺砷；硅衬底n型外延区2电阻率 0. 5Q cm-1000 Q cm，厚度1. 0 y m_200 y m，掺磷；热氧化二氧化硅6为二氧化硅，其厚 度为0.6iim-1.3iim;CVD淀积二氧化硅或氮化硅与二氧化硅介质膜为二氧化硅或者二 氧化硅与氮化硅复合介质7，介质总厚度为1. 0 P m-3. 0 m ;有源区窗口 8，热氧化二氧化 硅6、 CVD淀积二氧化硅或氮化硅与二氧化硅介质膜7，总膜厚度可以达到芯片厚度，例如 200 ii m ;对照附图3，硅衬底n++区1电阻率《0. 003 Q cm，厚度为380 y m_560 y m，掺砷； 硅衬底n型外延区2电阻率0. 5 Q cm-1000 Q cm，厚度1. 0 y m_200 y m，掺磷； 对照附图4，硅衬底n++区1电阻率《0. 003 Q cm，厚度为380 y m_560 y m，掺砷； 硅衬底n型外延区2电阻率0. 5 Q cm-1000 Q cm，厚度1. 0 y m_200 y m，掺磷；热生长氧 化层3为二氧化硅，厚度为0. 06 ii m-0. 1 ii m ; 对照附图5，硅衬底！1++区1，电阻率《0.003Q cm，厚度为380 y m_560 y m，掺 砷；硅衬底n型外延区2电阻率0. 5 Q cm-1000 Q cm，厚度1. 0 ii m_200 ii m，掺磷；热生 长氧化层3为二氧化硅，厚度为0. 06 ii m-0. 1 ii m ;CVD淀积氮化硅薄膜为氮化硅4，厚度为0. 1 ii m_0. 3 ii m ; 对照附图6，硅衬底！1++区1，电阻率《0. 003Q *cm，厚度为380 y m_560 y m，掺砷； 硅衬底n型外延区2电阻率O. 5Q 'cm-1000Q 'cm，厚度1. 0 ii m_200 y m，掺磷；热生长氧化 层3为二氧化硅，厚度为0. 06 ii m-O. 1 ii m ;CVD淀积氮化硅薄膜为氮化硅4为氮化硅，厚度 为0. 1 ii m-O. 3 ii m ;ICP刻蚀深孔阵列5，孔的大小为1. 0 ii m_2. 0 y m，间距1. 2 ii m_l. 8 ii m的刻蚀窗口阵列，深度为1. 0 i！ m-200 i！ m，孔的多少可以根据器件设本文档来自技高网...

【技术保护点】
一种平面化厚隔离介质形成方法，其特征是该方法包括如下工艺步骤：一、在硅片表面刻蚀深孔阵列；二、通过氧化工艺将深孔边缘剩余的硅衬底材料全部氧化，变成二氧化硅；三、再用ＣＶＤ隔离介质将深孔覆盖，形成厚隔离介质。

【技术特征摘要】
一种平面化厚隔离介质形成方法，其特征是该方法包括如下工艺步骤一、在硅片表面刻蚀深孔阵列；二、通过氧化工艺将深孔边缘剩余的硅衬底材料全部氧化，变成二氧化硅；三、再用CVD隔离介质将深孔覆盖，形成厚隔离介质。2. 根据权利要求1所述的一种平面化厚隔离介质形成方法，其特征是所述的在硅片表 面刻蚀深孔阵列，其具体工艺分为1) 、选择厚度为380 ii m-560 y m，电阻率《0. 003 Q *cm的掺砷硅衬底区，其硅外延层掺 磷，电阻率0. 5 Q cm-1000 Q cm，厚度1 ii m_200 ii m ;2) 、在920°C -IOO(TC干氧条件下氧化生长0. 06 y m_0. 1 y m 二氧化硅；3) 、利用LPCVD工艺在硅衬底表面淀积一层厚度为0. 1 ii m-0. 3 y m的氮化硅；4) 、在硅衬底表面涂附 一 层光刻胶，厚度1. 0 ii m-2. 5 ii m，并光刻形成宽度 1. 0 ii m-2. 0 ii m，间距1. 2 y m_l. 8 y m的...

【专利技术属性】
技术研发人员：傅义珠，盛国兴，王佃利，刘洪军，
申请(专利权)人：中国电子科技集团公司第五十五研究所，
类型：发明
国别省市：84[中国|南京]