静态随机存取存储器(SRAM)的自动跟踪数据制造技术

本发明专利技术揭示自动跟踪数据选择ＳＲＡＭ，其包含：多个存储器单元阵列，其包含：多个存储器单元，其每一者产生第一信号且输出第一读取数据；多个第一缓冲器，其每一者接收所述第一信号且输出第二信号；第一多路复用器，其接收所述多个第一读取数据和所述第一信号；多个第二缓冲器，其每一者接收所述第二信号且输出第三信号；第二多路复用器，其从所述多个存储器单元阵列接收多个第二读取数据且输出第三信号。本发明专利技术揭示一种用于在ＳＲＡＭ的读取操作中自动跟踪数据的方法。

【技术实现步骤摘要】

本专利技术大体上涉及半导体存储器装置，且更明确地说，涉及静态随机存取存储器(SRAM)的读取操作。
技术介绍
常规上，读取操作中使用的SRAM的基本方框图包含解码器1、 RA1VL核心 (RAM_Core) 2、控制器3和读出放大器4 (如图1所示)。RAM—核心2包含多个存储 器单元阵列。控制器3接收例如地址信号或其它电路信号等不同信号，且接着将所述信 号输出到解码器l。 RAM—核心2接收字线(WL)数据，且将位—线(bit—line, BL)数 据以及位—线—条(bit—linej ar， BLB)数据输出到读出放大器4。 一旦读出放大器4从 控制器3接收到有效读出放大器启用(SAE)信号，其便将输出存储器单元的读取数据。图2展示时序图，其展示图1的SRAM的读取操作。WL信号在具有固定时间延迟 的时钟(CLK)信号的上升沿之后有效。BL/BLB信号在WL信号有效之后开始放电。 在BL/BLB上设定差分电压之后，SAE信号有效。接着，在具有固定时间延迟的SAE 信号的上升沿之后，存储器单元O的读取数据(RD_M0)可用。图3说明常规读取操作中使用的16k*64b SRAM的方框图。所述SRAM包含第一 存储器单元阵列16、第二存储器单元阵列17、第三存储器单元阵列18和第四存储器单 元阵列19，其中每一存储器单元阵列包含存储器单元O、存储器单元l、存储器单元2 和存储器单元3。在图3中，使用参考数字12、 13、 14和15以分别展示存储器单元0、 存储器单元1、存储器单元2和存储器单元3。第一 2到4解码器10解码地址(ADR1) 信号以产生选择信号SI<0>、 SI<1>、 SK2〉和SI<3>。 SI<0>、 SI<1>、 SK2〉和SI<3> 被输入到第一4到1多路复用器20。第一存储器单元阵列16中的存储器单元0、存储 器单元1、存储器单元2和存储器单元3的四个读取数据RD—M0<63:0>、RD_M1<63:0>、 RD—M2〈63:0〉和Rp—M3〈63:0〉被输入到所述第一 4到1多路复用器20。接着，第一 4 到1多路复用器20输出第一存储器单元阵列16的读取数据RD—P0<63:0>。类似地，第 二 4到1多路复用器21、第三4到1多路复用器22和第四4到1多路复用器23又用 于输出第二存储器单元阵列17、第三存储器单元阵列18和第四存储器单元阵列19的读取数据RD—Pl<63:0>、 RD—P2〈63:0〉和RD—P3<63:0>。以相同方式，第二 2到4解码器11解码地址(ADR2)信号以产生选择信号S<0>、 S<1>、 S〈2〉禾卩S<3>。 S<0>、 S<1>、 S〈2〉和SO被输入到第五4到1多路复用器24。 第五4到1多路复用器24还分别从第一 4到1多路复用器20、第二 4到1多路复用器 21、第三4到1多路复用器22和第四4到1多路复用器23的输出端处接收读取数据 RD—P0<63:0>、 RD—Pl<63:0>、 RD—P2〈63:0〉和RD—P3<63:0>。通过选择特定选择信号， 第五4到1多路复用器24输出SRAM的读取数据RD <63:0>。图4说明时序图，其展示图3的常规SRAM的读取操作。由于选择信号SKO的上 升沿发生在读取数据RD—M0O的稳定之前，所以选择信号SIO的上升沿与读取数据 RD—M(KO的稳定之间的读取数据RD—P0O是无效的。数据总线将针对上述无效数据 而进行转换，且因此显著地消耗功率。出于相同原因，随后将针对无效数据RD <0>而 发生另一不希望的转换。图5是采用不同数据选择方案的16k*64b SRAM的方框图。除了选择信号的产生之 外，图3和图5中的所有读取操作均是相同的。如图5所说明，地址解码信号ADR—dec 和脉冲被输入到与门(AND gate)以便产生选择信号。图6是展示图5的SRAM的读取操作的时序图。脉冲l需要经良好设计，进而使 得脉冲1的上升沿在读取数据RD一M0O的稳定之后发生。由于与门的时间延迟的缘 故，选择信号SKO的上升沿在脉冲1的上升沿之后发生。由于选择信号SIO的上升 沿在读取数据RD—M0O〉的稳定之后发生，所以读取数据RD—P0O将不会转换。再次参看图6，同样，脉冲2经良好设计以使得其上升沿在读取数据RD—P0O的 稳定之后发生。出于相同原因，选择信号SO〉的上升沿在脉冲2的上升沿之后发生。 再次，由于选择信号SO的上升沿在读取数据RD—P0O的稳定之后发生，所以读取 数据RDO将不会转换。在图6中，如果选择信号SKO的上升沿在读取数据RD—M0<0〉 的稳定之前到来，那么将在读取数据RD一P0O上发生无效数据。类似地，如果选择信 号SO的上升沿在读取数据110_ 0<0>的稳定之前到来，那么将在读取数据RD <0>上 发生无效数据。甚至更糟的是，如果正确的读取数据在选择信号的下降沿之前没有稳定， 那么将读出错误的数据。常规SRAM中的另一问题在于，如果脉冲被过度设计以使得 其晚于读取数据的稳定而到来，那么就牺牲了计时性能。
技术实现思路
本专利技术的实施例提供一种用于在SRAM的读取操作中自动跟踪数据的方法，以防止在SRAM的读取操作中发生现有技术中所遇到的无效数据和过度计时容限。所述 SRAM包含多个存储器单元阵列，且每一存储器单元阵列包含多个存储器单元。 一种用 于在SRAM的读取操作中自动跟踪数据的方法包含以下步骤SRAM的存储器单元阵 列中的每一存储器单元输出第一信号；用第一缓冲器缓冲所述第一信号以产生第二信 号，且接着将第二信号输入到第一多路复用器；存储器单元阵列中的每一存储器单元将 第一读取数据输出到第一多路复用器；第一多路复用器输出存储器单元阵列的第二读取 数据；将存储器单元阵列所产生的多个第一信号输入到第二缓冲器以产生第三信号；将 存储器单元阵列的第二读取数据和第三信号输入到第二多路复用器；以及第二多路复用器输出第三读取数据。根据本专利技术的实施例，不会产生无效数据。在不产生无效数据的情况下，将不会发 生转换。因而，将在SRAM的读取操作中显著降低功率耗散。本专利技术的另一实施例提供一种自动跟踪数据选择SRAM，其包含多个存储器单元 阵列，其包含多个存储器单元，其每一者产生第一信号且输出第一读取数据；多个第 一缓冲器，其每一者接收第一信号且输出第二信号；第一多路复用器，其接收所述多个 第一读取数据和第一信号；多个第二缓冲器，其每一者接收第二信号且输出第三信号； 以及第二多路复用器，其从所述多个存储器单元阵列接收多个第二读取数据且输出第三 信号。 附图说明图l展示在读取操作中使用的常规SRAM的基本方框图。图2是展示根据图1的SRAM的读取操作的时序图。图3是在常规读取操作中使用的16k*64b SRAM的方框图。图4是展示图3的SRAM的读取操作的时序图。图5是同样在常规读取操作中使用的16k本文档来自技高网...

【技术保护点】
一种用于在静态随机存取存储器（ＳＲＡＭ）的读取操作中自动跟踪数据的方法，所述方法包含以下步骤：　所述ＳＲＡＭ的存储器单元阵列中的每一存储器单元输出第一信号；　用第一缓冲器缓冲所述第一信号以产生第二信号，且接着将所述第二信号输入到 第一多路复用器；　所述存储器单元阵列中的所述每一存储器单元将第一读取数据输出到所述第一多路复用器；　所述第一多路复用器输出所述存储器单元阵列的第二读取数据；　将所述存储器单元阵列所产生的多个所述第一信号输入到第二缓冲器以产 生第三信号；　将所述存储器单元阵列的所述第二读取数据和所述第三信号输入到第二多路复用器；以及　所述第二多路复用器输出第三读取数据。

【技术特征摘要】
1.一种用于在静态随机存取存储器(SRAM)的读取操作中自动跟踪数据的方法，所述方法包含以下步骤所述SRAM的存储器单元阵列中的每一存储器单元输出第一信号；用第一缓冲器缓冲所述第一信号以产生第二信号，且接着将所述第二信号输入到第一多路复用器；所述存储器单元阵列中的所述每一存储器单元将第一读取数据输出到所述第一多路复用器；所述第一多路复用器输出所述存储器单元阵列的第二读取数据；将所述存储器单元阵列所产生的多个所述第一信号输入到第二缓冲器以产生第三信号；将所述存储器单元阵列的所述第二读取数据和所述第三信号输入到第二多路复用器；以及所述第二多路复用器输出第三读取数据。2. 根据权利要求1所述的方法，其中所述第一缓冲器将所述第一信号延迟预定时间 以产生所述第二信号。3. 根据权利要求1所述的方法，其中所述第二缓冲器将所述第二信号延迟预定时间 以产生所述第三信号。4. 根据权利要求1所述的方法，所述第一多路复用器基于所述第二信号而输出所述 多个所述第一读取数据中的一者。5. 根据权利要求1所述的方法，所述第二多路复用器基于所述第三信号而输出所述 多个所述第二读取数据中的一者。6. 根据权利要求l所述的方法，其中所述第一信号是读出放大器启用信号。7. 根据权利要求l所述的方法，其中所述第二信号是选择信号。8. 根据权利要求l所述的方法，其中所述第三信号是选择信号。9. 根据权利要求l所述的方法，其中所述第一或所述第二缓冲器是或门。10. 根据权利要求6所述的方法，其中所述读出放大器启用信号的上升沿在所述存储 器单元的所述第一读取数据稳定之前发生。11. 根据权利要求7所述的方法，其中所述选择信号的上升沿在所述存储器单元的所 述第一读取数据稳定之...

【专利技术属性】
技术研发人员：熊建军，郭靖，
申请(专利权)人：辉达公司，
类型：发明
国别省市：US[]