利用浅沟槽绝缘方法绝缘半导体器件的方法技术

本发明专利技术涉及制造绝缘半导体器件的方法。该方法包括下列步骤：形成一图案化的垫氮化层，以在衬底上打开至少一个绝缘区域；通过刻蚀裸露的衬底形成第一和第二沟槽；通过执行原子层沉积（ＡＬＤ）方法沉积第一氧化层来填充第一沟槽；刻蚀第一氧化层填充到宽沟槽的部分；通过执行沉积方法沉积第二氧化层。

【技术实现步骤摘要】

本专利技术涉及形成半导体器件的方法，尤其涉及用浅沟槽绝缘方法在 半导体衬底上绝缘半导体器件的方法。
技术介绍
众所周知，在制作半导体集成电路器件的过程中，器件绝缘技术一 直用于诸如晶体管和电容器的单个器件的电绝缘。在该器件绝缘技术的 各种各样的方法中，普遍采用硅局部氧化(LOCOS)方法和浅沟槽绝缘(STI) 方法。LOCOS方法在硅衬底的有源区形成基于氮化物层的掩膜图案，并用该 掩膜图案作为掩膜热氧化硅衬底。虽然LOCOS方法是如上所述的简单氧 化过程，但LOCOS方法是不利的，在热氧化期间，因为横向氧化，氧化 层形成在大的区域内，并在氧化层和硅衬底间的界面上出现鸟嘴现象。 尤其是，鸟嘴现象是导致栅极氧化层退化且有源区减少的原因。因为这些缺点，限制了将LOCOS方法应用到高集成度的器件上。由 于这一限制，更广泛地采用STI方法。特定地，该STI方法通过在衬底 上形成浅沟槽然后将氧化层掩埋到该沟槽上形成器件绝缘区域。该STI 方法的这一系列步骤使得有可能解决上述和L0C0S方法相关的问题。因 此，将STI方法用于在高度集成器件，如，具有256兆字节的动态随机 存储器件(DRAM)。图1所示为采用传统STI方法在填充沟槽的氧化层沉积后得到的半 导体器件的横截面图。如图所示，垫氧化层11和氮化物层12形成在衬底10上，通过执行 使用器件绝缘掩膜的刻蚀工艺形成沟槽。随后，氧化层13沉积到该沟槽 上并进行化学机械抛光(CMP)处理。之后，去除氮化层12和垫氧化层11。在上面的STI方法中，通常使用化学气相沉积(CVD)法沉积氧化层13 。 然而，在微沟槽间隙填充的情形中，氧化层13通过高密度等离子体 (HDP)-CVD方法沉积。典型地，半导体器件中的器件绝缘区域，即，场氧化区域被限定在 一大的区域和一相对浅的区域内。尤其是，在有几个千兆字节的DRAM存 储器件中，需要将一单元阵列区域中的器件绝缘区域限定在一浅的区域 内，而在边缘电路区域内的器件绝缘区域必须限定在宽的区域内。然而，在一千兆字节大小的DRAM存储器件中，该器件具有由大约 0. 25 ii m深小于0. 1 y m宽的限定的沟槽，如果使用HDP-CVD方法将氧化 层填充到微沟槽，会在这一微沟槽内形成孔隙。图1示出上面解释的孔 隙，用参考符号A指示。在2001年7月6号公开的题目为"形成沟槽型半导体器件的绝缘层 的方法"的韩国专利第2001-0058498号中，其全部内容在此引入作为参 考，用于沟槽掩埋的氧化层通过执行原子层沉积(ALD)方法被沉积到沟槽 中，该方法具有优异的台阶覆盖性质。图2所示为另一传统方法横截面图，该方法将用于沟槽掩埋的氧化 层沉积到沟槽中。如图所示， 一垫氧化层21和一氮化物层22形成在衬底上，使用器 件绝缘掩膜执行刻蚀工艺形成沟槽。然后，第一氧化层23以这一厚度形成去填充微沟槽。这时，第一氧化层23采用ALD方法形成。第二氧化层 24通过执行HDP-CVD方法被顺序沉积。这时，沉积第二氧化层24，直到 完全填充该宽沟槽。在ALD方法后顺序执行HDP-CVD方法的原因是因为HDP-CVD方法和 ALD方法比较具有产量上的优点，ALD方法要求沟槽掩埋的沉积时间长。然而，即使在这一传统方法中，因为由第一氧化层23的ALD沉积造 成的宽沟槽在宽度上变窄，因此图2指示为B的孔隙在HDP-CVD方法进 行中可能产生在该宽沟槽内。
技术实现思路
因此，本专利技术目的是提供使用能避免在微沟槽和宽沟槽产生孔隙的 浅沟槽绝缘方法绝缘半导体器件的方法。根据本专利技术的一个方面，提供了通过形成沟槽来绝缘衬底上器件的方法，包括下列歩骤形成一被组成图案的垫氮化物层图案，以在衬底 上开启至少一个绝缘区域；通过刻蚀该裸露的衬底形成第一沟槽和第二 沟槽；通过执行ALD方法沉积第一氧化层来填充该第一沟槽；刻蚀第一 氧化层填充到宽沟槽的部分；通过执行沉积方法沉积第二氧化层。 本专利技术还涉及以下方面1、 通过形成沟槽来绝缘衬底上器件的方法，包括下列步骤形成一 图案化的垫氮化层，以在衬底上打开至少一个绝缘区域；通过刻蚀裸露 的衬底形成第一和第二沟槽；通过执行原子层沉积(ALD)方法沉积第一氧 化层，以填充第一沟槽；刻蚀第一氧化层填充到第二沟槽的部分；通过 执行沉积方法沉积第二氧化层。2、 如项目l所述的方法，其特征在于沉积方法具有高于ALD方法 的沉积速率，由此用第二氧化层完全填充第二沟槽。3、 如项目l所述的方法，其特征在于进一步包括下列步骤在沉 积第一氧化层前，在衬底上形成刻蚀阻挡层。4、 如项目3所述的方法，其特征在于刻蚀阻挡层是线性氮化层。5、 如项目3所述的方法，其特征在于通过执行低压化学气相沉积(LP-CVD)方法形成刻蚀阻挡层，直至达到大约IOA到大约200A的厚度。6、 如项目4所述的方法，其特征在于通过执行LP-CVD方法形成 刻蚀阻挡层，直至达到大约10A到大约200A的厚度。7、 如项目l所述的方法，其特征在于在沉积第一氧化层之前，为 了将第一氧化层的沉积厚度减至最小，通过热氧化工艺在衬底上形成第 三氧化层。8、 如项目l所述的方法，其特征在于在沉积第一氧化层的歩骤，使用吡啶和氨之一作为催化剂来降低反应激活能级。9、 如项目l所述的方法，其特征在于通过重复执行交替给反应室提供硅源气体和氧源气体的循环形成第一氧化层，所述硅源气体选自一SLCly组，这里表示硅原子比率的x在大约1到大约4之间，而表示氯化 物原子比率的y在大约1到大约8之间。10、 如项目1所述的方法，其特征在于沉积第一氧化层后，执行一热工艺来密化所述第一氧化层。11、 如项目2所述的方法，其特征在于通过执行高密度等离子体(HDP) -CVD方法、气氛压力(AP) -CVD方法和分-气氛(SA) -CVD方法之一，沉积第二氧化层。附图说明通过下述优选实施例结合附图的描述，本专利技术的上述及其它目的与特征将会变得更加明显，其中图1所示为采用传统STI方法在填充沟槽的氧化层沉积后得到的半 导体器件的横截面图2所示为采用另一传统STI方法在填充沟槽的氧化层沉积后得到 的半导体器件的横截面图3A到3G所示为半导体器件的横截面图，用于描述本专利技术的一优 选实施例的形成STI结构的方法。 具体实施例方式下面，参考附图详细地描述本专利技术的一优选实施例。图3A到3G是半导体器件的横截面图，用于描述本专利技术的一优选实 施例的形成STI结构的方法。参见图3A， 一垫氧化层31形成在衬底30上，厚度从约25A到约200A。 然后， 一氮化物层32沉积在垫氧化层31上，厚度约从1000A到约2000A。下面，通过执行使用器件绝缘掩膜的刻蚀工艺图案化(pattern)氮 化物层32和垫氧化层31，这样得到图案化的氮化物层32A和图案化的垫 氧化层31A。然后，衬底30的裸露部分通过干刻蚀法形成沟槽。同时， 衬底30的裸露部分被刻蚀成具有约2000A到约4000A的厚度。如图3B 所示，有形成在单元区域的微沟槽33A和形成在边缘电路区域的宽沟槽 33B。然后，通过执行ALD方法沉积第一氧化层34，以便第一氧化层34填 充微沟槽33A。第一氧化层34以这样的厚度形成，该厚度大于设计规则 要求的厚度的大约一半，这样第一氧化本文档来自技高网...

【技术保护点】
通过形成沟槽来绝缘衬底上器件的方法，包括下列步骤：　形成一图案化的垫氮化层，以在衬底上打开至少一个绝缘区域；　通过刻蚀裸露的衬底形成第一和第二沟槽；　通过执行原子层沉积（ＡＬＤ）方法沉积第一氧化层，以填充第一沟槽和第二沟槽 ，其中使用吡啶催化剂来降低反应激活能级；　刻蚀第一氧化层填充到第二沟槽的部分；　通过执行具有高于ＡＬＤ方法的沉积速率的沉积方法沉积第二氧化层，由此用第二氧化层完全填充第二沟槽。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：安尚太，辛东善，宋锡杓，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]