一种精度和电源抑制比增强的低压差线性稳压器制造技术

本发明专利技术属于集成电路技术领域，具体涉及一种新型的精度和电源抑制比增强的低压差线性稳压器（ＬＤＯ），由误差放大器、电压缓冲器、ＰＭＯＳ调整管、电阻反馈网络以及输出电容构成。本发明专利技术所提供的低压差线性稳压器，在不改变输出点阻抗，不影响ＬＤＯ的环路稳定性的情况下，在误差放大器内部引入一个具有一定增益的中间放大级，通过内部节点阻抗的提高，增加了直流增益，因此，在实现稳定的频率补偿的同时，提高了ＬＤＯ的精度以及电源抑制比。

【技术实现步骤摘要】

本专利技术属于集成电路
，具体涉及一种新型的精度和电源抑制比增强的低 压差线性稳压器。
技术介绍
随着采用电池供电的便携式电子设备得到广泛的应用，高性能的电源管理变得越 来越重要。低压差线性稳压器(LDO)常常作为DC-DC转换器的后续电路用来提供稳定的、 低噪声的电源，为模拟以及射频等对电源要求高的电路供电。这就要求LDO在实现稳定的 频率补偿的条件下，还需要具有高精度以及高电源抑制比(PSRR)。现有的LDO技术一般由误差放大器(18)、电压缓冲器(2)、PMOS调整管(3)、电阻 反馈网络(4、5)以及输出电容(6)构成。出于对精度以及PSRR的要求，误差放大器(18) 需要很大的增益。这就导致它的输出端阻抗L很大 。而大尺寸的PMOS调整管(3)的栅极 电容Cp2同样很大。在不加电压缓冲器(2)的情况下，反馈环路中由IA^1 Cp2产生的低频 极点会使得频率补偿变得很困难。而在加入电压缓冲器(2)之后，这一极点会分离成相对 频率较高的两个极点IA^1Cpl和l/r。2 Cp2。通过使用大的输出电容(通常在11 量级)，此 时环路的主极点可以设计在输出端。但是，在这种情况下对误差放大器的输出阻抗I^1还是 有限制的，太大的输出阻抗还是会造成极点1/h Cpl的频率太低。当负载电流变大的情况 下，LDO的输出端阻抗、会变小，此时LDO反馈回路有可能不稳定。由上述分析可知，对LDO反馈回路的稳定性的要求限制了误差放大器(18)的输出 阻抗I^1，从而限制了它的增益。而LDO的精度与PSRR是由误差放大器的增益决定的。所 以传统的LDO结构限制了精度与PSRR的提高。在这种背景下，在满足稳定性要求的同时， 提高LDO的精度与PSRR，是具有一定的现实意义的。
技术实现思路
本专利技术的目的是提供一种新型的低压差线性稳压器(LDO)电路。该电路在满足 LDO反馈回路稳定性的同时，可以实现高精度与高电源抑制比(PSRR)。本专利技术的目的是通过在误差放大器内部引入一个具有一定增益的中间放大级，从 而提高LDO的环路增益，即提高了 LDO的精度和电源抑制比来实现。本专利技术所提供的低压差线性稳压器由改进的误差放大器(1)、电压缓冲器(2)、 PMOS调整管(3)、电阻反馈网络(4、5)以及输出电容(6)构成，其电路图如图2所示。本专利技术所提供的低压差线性稳压器，其误差放大器(1)的输出接在电压缓冲器 (2)的输入；电压缓冲器(2)的输出接在PMOS调整管(3)的栅极；PMOS调整管(3)的源极 接在输入电压上，漏极接反馈电阻Rfl(4)的一端；反馈电阻Rfl(4)的另一端接在反馈电阻 Rf2 (5)的一端，同时连接在误差放大器的正输入端；反馈电阻Rf2的另一端接地。在本专利技术所提供的低压差线性稳压器中，误差放大器(1)的晶体管级实现由MOS 管 Ml-M9(7、8、9、10、ll、12、13、14、15)以及电阻 R1、R2 (16，17)构成，其中 M1、M2 (7、8)构成输入差分对并由M9 (15)提供偏置电流^1、112(7、8)的漏极和M3、M4 (9，10)的漏极相连，M3、 M4(9，10)的源极接高电平而栅极通过电阻R1、R2 (16，17)与漏极连接，M5、M6、M7、M8 (12、 13、14、15)构成误差放大器(1)的输出级。本专利技术所提供的低压差线性稳压器，输入电压Vin与PMOS调整管(3)的源极相 连，同时作为误差放大器(1)和电压缓冲器(2)的供电电源；参考电压与误差放大器 (1)的负输入端相连。本专利技术所提供的低压差线性稳压器，其中改进的误差放大器(1)在不 改变输出点 阻抗(即不影响LDO的环路稳定性)的情况下，通过内部节点阻抗的提高，增加了直流增 益，因此，在实现稳定的频率补偿的同时，提高了 LDO的精度以及电源抑制比。附图说明图1是一种现有的低压差线性稳压器电路，其中18为误差放大器，2为电压缓冲 器，3为PMOS调整管，4、5为电阻反馈网络，6为输出电容。图2是本专利技术提出的精度和电源抑制比增强的低压差线性稳压器电路，其中1为 误差放大器，2为电压缓冲器，3为PMOS调整管，4、5为电阻反馈网络，6为输出电容，7、8、9、 10、11、12、13、14、15为误差放大器(1)的晶体管级电路中的MOS管，16、17为误差放大器 (1)的晶体管级电路中的电阻。具体实施方案以下结合具体的实施例，对本专利技术做进一步的阐述。实施例仅用于对本专利技术做说 明而不是对本专利技术的限制。实施例1本实施例结合附图2进一步描述本专利技术。如图2所示，本实施例的低压差线性稳压器由误差放大器(1)、电压缓冲器(2)、 PMOS调整管(3)、电阻反馈网络(4、5)以及输出电容(6)构成，其中误差放大器⑴的输 出接在电压缓冲器(2)的输入；电压缓冲器(2)的输出接在PMOS调整管(3)的栅极；PMOS 调整管⑶的源极接在输入电压上，漏极接反馈电阻Rfl⑷的一端；反馈电阻Rfl⑷的另 一端接在反馈电阻Rf2 (5)的一端，同时连接在误差放大器的正输入端；反馈电阻Rf2的另一 端接地。误差放大器(1)的晶体管级实现由MOS管Ml-M9(7、8、9、10、ll、12、13、14、15)以 及电阻R1、R2(16，17)构成，其中M1、M2(7、8)构成输入差分对并由M9 (15)提供偏置电流， M1、M2(7、8)的漏极和M3、M4(9，10)的漏极相连，M3、M4 (9，10)的源极接高电平而栅极通过 电阻R1、R2(16，17)与漏极连接，M5、M6、M7、M8(12、13、14、15)构成误差放大器(1)的输出 级。低压差线性稳压器的输入电压Vin与PMOS调整管(3)的源极相连，同时作为误差放大 器(1)和电压缓冲器(2)的供电电源；参考电压Vref与误差放大器(1)的负输入端相连。误差放大器(1)的晶体管级实现中引入了电阻Rl和R2(16、17)。其中Rl接在M3 的漏极和栅极之间，R2接在M4的漏极和栅极之间，它们具有相同的阻值。这样的连接一方 面可以为后续的电路提供稳定的直流电平，这与图1中采用二极管连接的M3、M4的作用是 相同的。但另一方面，此时由M5的栅极向M1、M3的漏极看进去的阻抗可以表示为rint = r。,M1//r。,M3//Rl (1)其中r。,M1和r。,M3为沟道调制效应引入的Ml和M3源漏之间的电阻。通常情况下， r0,M1 >> R1, r。,M1 >>队。于是表达式(1)可以化简为<formula>formula see original document page 5</formula> (2)误差放大器(1)的直流增益可表示为Adc = gffllRlgffl5rol (3)其中gml表示输入差分对M1、M2的跨导，gm5表示M5、M6的跨导。作为比较，图1中 误差放大器(18)的直流增益可以表示为<formula>formula see original document page 5</formula> (4)其中gm3表示M3、M4的跨导。通过比较表达式(3)和⑷可知，通过选取Rl、R2的 阻值使得本文档来自技高网...

【技术保护点】
一种低压差线性稳压器，由误差放大器（１）、电压缓冲器（２）、ＰＭＯＳ调整管（３）、电阻反馈网络（４、５）以及输出电容（６）构成，其特征在于在误差放大器（１）内部具有一个有增益作用的中间放大级。

【技术特征摘要】

【专利技术属性】
技术研发人员：马海峰，周锋，
申请(专利权)人：复旦大学，
类型：发明
国别省市：31[中国|上海]