集成电路装置与其测量系统和方法制造方法及图纸

一种集成电路装置与其测量系统和方法。该集成电路装置至少包括基板和第一芯片。第一芯片可以通过多个凸块而堆叠在基板上，并且第一芯片具有多个第一导通孔。另外，多个第一传导元件可以分别对应形成在第一导通孔其中之一中，并且可以电性连接对应的第一凸块。特别的是，第一传感器可以配置在第一芯片上，以感测第一芯片的电阻值，并且产生第一组感测信号。此外，第一导线对可以将第一传感器电性连接至对应的第一传导元件。由此，第一组感测信号可以通过第一导线对、对应的第一传导元件和对应的第一凸块而传送至基板上的第一输出端。

【技术实现步骤摘要】

本专利技术涉及一种集成电路装置，特别是涉及一种测量系统与方法。
技术介绍
随着电子系统产品逐渐缩小化，从传统电路板上布满了的各种元件，逐渐变成缩装在单一封装结构内，进而走进异质整合单一芯片中。而在这个整合过程中，具备系统多功 能、异质的单一芯片结构，需要因应不同材料而需要不同的工艺。然而，要克服这个问题必 须花费极大的时间及投资，面对目前产品周期短、低成本生产的市场型态，发展系统整合异 质芯片似乎缓不济急。因此，将具有不同功能芯片整合在封装结构内，便成为值得发展的方 向。目前针对将不同芯片整合在同一封装结构的技术，包括有系统芯片(System on Chip, SoC)和系统封装(System in Package, SiP)等技术。在这些技术中，通常是将多颗 芯片封装成一个封装元件。其中，芯片可均布在基板上，或是采用芯片直接堆叠的方式。另 夕卜，还有一种解决方案，就是把不同的芯片完全以凸块堆叠的方式，堆叠成整组芯片(通常 会搭配晶片薄化)。在凸块堆叠的结构中，由于是多层芯片通过凸块接合堆叠在一起，因此就增加了 结构的复杂度。而为了观测每一芯片以凸块堆叠之后，例如因各种不同芯片的热膨胀系数 差异对各个芯片及凸块所造成的热应力/应变状态，或外力或重力所引出的机械应力/应 变，必须发展出一些新的测量方法，以能够有效地、即时地得知芯片内部的应力/应变应变 状态，并利用这些即时信息加快设计或工艺改善的时程以提升竞争力。
技术实现思路
因此在实施例中，本专利技术可提供一种测量方法，可以测量具有堆叠结构的半导体 装置中的芯片，在其二维平面和三维方向中所承受的应力/应变。本专利技术提供一种集成电路装置，至少包括基板和第一芯片。第一芯片可以通过多 个第一凸块而堆叠在基板上，并且第一芯片具有多个第一导通孔。另外，多个第一传导元件 可以分别对应形成在第一导通孔其中之一中，并且可以电性连接对应的第一凸块。特别的 是，第一传感器可以配置在第一芯片上，以感测第一芯片的电阻值，并且产生第一组感测信 号。此外，第一导线对可以将第一传感器电性连接至对应的第一传导元件。由此，第一组感 测信号可以通过第一导线对、对应的第一传导元件和对应的第一凸块而传送至基板上的多 个第一输出端。从另一观点来看，本专利技术也提供一种测量系统，可以适用于具有堆叠结构的集成 电路装置，其至少具有基板和芯片。而本专利技术所提供的测量系统包括第一传感器、多个第一 导线和分析模块。第一传感器可以电性连接芯片，以感测芯片的电阻值，并且产生第一组感 测信号。其中，芯片具有多个第一导通孔，并且多个传导元件可以分别对应形成在第一导通 孔其中之一中，以使得芯片可以透过第一传导元件和多个凸块电性连接基板。另外，第一导线可以将第一传感器对应连接至对应的传导元件，以将第一组感测信号透过对应的传导元 件和对应的凸块传送到基板上的第一输出端。而分析模块则可以电性连接第一输出端，以 接收并分析从第一输出端所输出的第一组感测信号，并且可以依据第一组感测信号来侦测 芯片的应力/应变变化。从另一观点来看，本专利技术还提供一种测量方法，可以测量集成电路装置内部的芯 片所承受的应力/应变。其中，芯片可以透过多个凸块堆叠在基板上，并且芯片具有多个导 通孔。另外，在每一导通孔中都配置有传导元件，分别电性连接至对应的凸块。而本专利技术所 提供的测量方法，包括测量芯片的第一表面的电阻值，并且产生第一组感测信号。此外，本 专利技术可以透过对应的传导元件和对应的凸块将第一组感测信号传送至基板上的多个第一 输出端。由此，本专利技术就可以依据第一表面的电阻值的变化，而测量第一表面所承受的应力 /应变。 由于本专利技术在芯片上可以配置传感器，以测量芯片上的电阻值。因此，本专利技术可以 依据所测量到的电阻值来测量芯片所承受到的应力/应变。此外，由于本专利技术中的导线是 连接在传导元件上，因此本专利技术直接利用传导元件和凸块来传送信号，而不必靠额外的引 线来传递信号。为让本专利技术的上述和其他特征和优点能更明显易懂，下文特举优选实施例，并配 合附图，作详细说明如下。附图说明图1绘示为依照本专利技术的优选实施例的一种测量系统的系统方块图。图2绘示为依照本专利技术第一实施例的一种集成电路装的封装结构图。图3A和3B绘示为依照本专利技术第二实施例的一种集成电路的封装结构图。图4A绘示为一种芯片在三维方向中承受应力/应变的示意图。图4B绘示为一种等效的几何图形。图5绘示为依照本专利技术第三实施例的一种集成电路的封装结构图。图6绘示为依照本专利技术第四实施例的一种集成电路的封装结构图。图7绘示为依照本专利技术第五实施例的一种集成电路的封装结构图。图8绘示为依照本专利技术第六实施例的一种集成电路的封装结构图。附图标记说明100:测量系统102、200、300、500、600、700、800 集成电路装置104 分析模块202 基板204,802 芯片206、804 凸块210、212、214、216、706、718、720、808 传导元件210a:导体柱210b 接触垫222、702 输出端224、710:焊垫226、236、240、504、606、610、708、714 导线232,234,502,602,604,712,814 传感器Si+、Sl-感测信号TSV1、TSV2、TSV3、TSV4、TSV5、TSV6、TSV7、TSV8、TSV9 导通孔具体实施方式 图1绘示为依照本专利技术的优选实施例的一种测量系统的系统方块图。请参照图1， 本实施例所提供的测量系统100，可以测量具有堆叠结构的集成电路装置102。其中，集成 电路装置102内至少配置有传感器(以下会有详细的说明)，可以测量集成电路102内部芯 片的电阻值，并且可以产生一组感测信号Sl+和Si-。感测信号Sl+和Sl-可以经由集成 电路装置102的输出端传送到分析模块104。由此，分析模块104就可以依据感测信号Sl+ 和Sl-来侦测集成电路装置102的内部应力/应变变化。分析模块104可以是硬件测量设备，也可以是分析软件，更或者是单芯片，本专利技术 对此并不限定。分析模块104可以利用以下的数学式，来分析集成电路装置102内部应力/应变的变化^ =+ +……]R '=I /=1⑴其中，R是集成电路装置102内部芯片的电阻值，而AR则是电阻值的改变量。另 夕卜，A'。.为转换矩阵，而ο' u则为应力值，其也可以利用矩阵的形式来表示。此外，α是 材料的热膨胀系数，而T则是温度。由以上第(1)式可知，分析模块104只要得到集成电路装置102内部芯片的电阻 值和变化量，就可以计算出集成电路装置102所承受的应力/应变。而以下则提供数个实 施例，来说明本专利技术所提供的集成电路装置的内部结构。第一实施例图2绘示为依照本专利技术第一实施例的一种集成电路的封装结构图。请参照图2，本 实施例所提供的集成电路装置200，包括基板202和芯片204。其中，芯片204可以通过多 个凸块206，而堆叠在基板202上。芯片204具有多个导通孔(Through Silicon via)，例如 TSV1、TSV2、TSV3和 TSV4。 而每一导通孔的内部可以形成传导元件，例如210、212、214、216。而这些传导元件210、 212、214、216的材料可以是导电材本文档来自技高网...

【技术保护点】
一种集成电路装置，包括：基板，具有多个第一输出端；第一芯片，通过多个第一凸块而堆叠在该基板上，且该芯片具有多个第一导通孔；多个第一传导元件，分别对应形成在该多个第一导通孔其中之一内，并分别电性连接该多个第一凸块；第一传感器，配置在该第一芯片上，用以感测该第一芯片的电阻值，并产生第一组感测信号；以及第一导线对，分别将该第一传感器电性连接至对应的第一传导元件，以将该第一组感测信号通过对应的第一传导元件和对应的第一凸块而传送至该多个第一输出端。

【技术特征摘要】

【专利技术属性】
技术研发人员：谢明哲，李暐，谭瑞敏，
申请(专利权)人：财团法人工业技术研究院，
类型：发明
国别省市：71[中国|台湾]