电路基板、电子电路装置和显示装置制造方法及图纸

本发明专利技术提供一种能够抑制边缘短路的发生，并且能够高密度地配置配线的电路基板、电子电路装置和显示装置。本发明专利技术的电路基板，包括具有安装半导体集成电路的第一主面和第二主面的基板，在所述第一主面上形成有具有隆起焊盘连接端子的第一配线，在所述第二主面上形成有第二配线，所述电路基板的特征在于：所述第二配线与安装半导体集成电路的区域重叠并相互独立地配置有多条，所述电路基板在与设置有隆起焊盘连接端子的区域重叠的第二主面内的区域中具备配线部。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及电路基板、电子电路装置和显示装置。更详细地来讲， 涉及适合面朝下安装半导体集成电路的电路基板以及包括该电路基板 的电子电路装置和显示装置。
技术介绍
由于以移动电话为代表的电子设备的高功能化和小型化，基板上 的部件安装越来越高密度化。这样，电路基板的配线形成也从单面形 成向双面形成、多层形成这样的多层化发展，并且也要求配线的更高 密度化。 ■此处，说明在两面尤其是背面高密度地形成有配线的电路基板上安装半导体集成电路(以下也称作"IC芯片")的方法。图13是表示现有的电路基板的第二主面(背面)侧的结构的平面 模式图。其中，在图13中，虚线和点划线分别表示配置在第一主面(表 面)上的隆起焊盘(bump)和IC芯片。图14是表示在图13所示的电 路基板上安装IC芯片的工序中的现有电路基板的截面模式图，表示热 压焊IC芯片前的状态。图14是图13的XY线的截面模式图。如图13所示，现有的电路基板20g在安装IC芯片的区域(以下 也称作"IC芯片安装区域")中随意配置有多条第二配线31g。此外， 如图14所示，在电路基板20g的表面形成有具有隆起焊盘连接端子32 的第一配线30，在背面形成有第二配线31g。然后，在电路基板20g 的表面按照隆起焊盘2与隆起焊盘连接端子32接触的方式安装IC芯 片1。此时，在IC芯片1的上面加热和压焊。这样，IC芯片1被安装 在电路基板20g上，并且，第一配线30与IC芯片1电连接。但是，在这种现有的电路基板中，有时会发生IC芯片的端部与第 一配线出现短路的边缘短路(edge short),要求解决。特别是在FPC (FlexiblePrinted Circuit:柔性印制电路)基板等柔性基板中，发生边缘短路的情况更加明显，在这一点上存在改善的余地。在这种状况中，作为有关IC芯片与配线的连接结构的专利技术，存在专利文献1 3所示的专利技术，其中在专利文献1中记载的专利技术中公开有 一种形成用于防止IC与图案(配线)短路的抗蚀剂(resist)的技术。 但是，如果采用该技术，由于在安装IC的区域的背面只能设置一条配 线，因此无法高密度地设置配线。此外，专利文献2和专利文献3中记载的专利技术并非是用于抑制边 缘短路的技术，此外，专利文献3中记载的专利技术仅能在IC安装部的背 面设置一条配线，而且，专利文献2中记载的专利技术也同样，由于在安 装部分的背面未设置配线，因此无法高密度地设置配线。于是，现有的电路基板在同时实现配线的高密度化和边缘短路的 抑制方面，仍然存在改进的余地。专利文献l:专利第3026205号说明书专利文献2:日本专利特开2004-193277号公报专利文献3:日本专利特开2004-303803号公报
技术实现思路
本专利技术是鉴于上述情况而产生，其目的在于提供一种能够抑制边 缘短路的发生，并且能够高密度地配置配线的电路基板、电子电路装 置和显示装置。本专利技术的专利技术人们对能够抑制边缘短路的发生，且能够高密度配 置配线的电路基板、电子电路装置和显示装置进行了各种研究后，着 眼于电路基板的与安装IC芯片的面相反一侧的面中的配线的方式。并 且发现在现有的电路基板中如以下所述会发生边缘短路。即，如图13 所示，第二配线31g通常不是与所有的隆起焊盘2g重叠配置，在图13 中，如以虚线包围的隆起焊盘那样，在背面存在未配置第二配线31g 的隆起焊盘2g。因此，如图14所示，在IC芯片安装工序中，因第二 配线31g的厚度(5 30pm左右)，结果导致在与未配置第二配线31g 的隆起焊盘2g重叠的区域的压焊装置台51和覆盖层薄膜6之间出现 间隙50。然后，如果在IC芯片热压焊时按压电路基板20g，则如图15 所示，由于存在间隙50，因此未配置第二配线31g的隆起焊盘2g的周围的电路基板20a隆起。结果发现，IC芯片的端部52与第一配线30直接接触，或者通过各向异性导电膜(ACF: Anisotropic ConductiveFilm)中所包含的导电粒子而接触，于是发生边缘短路。因此，本专利技术的专利技术人们进一步进行研究后发现，第二配线与安 装半导体集成电路的区域重叠并相互独立地配置有多条，并且电路基板在与设置有隆起焊盘连接端子的区域重叠的第二主面内的区域中具 备配线部，由此能够抑制边缘短路的发生，并且能够高密度地配置配 线，从而想到能够很好地解决上述课题，最终完成本专利技术。艮P，本专利技术是一种电路基板(以下也称作"本专利技术的第一电路基 板")，其包括具有安装半导体集成电路的第一主面和第二主面的基板， 在上述第一主面上形成有具有隆起焊盘连接端子的第一配线，在上述 第二主面上形成有第二配线，其中，上述第二配线与安装半导体集成 电路的区域重叠并相互独立地配置有多条，上述电路基板在与设置有 隆起焊盘连接端子的区域重叠的第二主面内的区域中具备配线部。以下详细记述本专利技术的第一电路基板。本专利技术的第一电路基板包括具有安装半导体集成电路的第一主面 和第二主面的基板，在上述第一主面上形成有具有隆起焊盘连接端子 的第一配线，在上述第二主面上形成有第二配线。这样，本专利技术的第 一电路基板是安装IC芯片的两面基板或者多层基板。作为IC芯片的 安装方法并没有特别限定，通常采用COF (Chip On Film:薄膜上芯片) 方式进行裸芯安装。本专利技术的第一电路基板也可以是形成有多层配线的多层基板，在 此情况下，第一主面是第一层的表面，第二主面是第二层的表面(第 一层与第二层的边界面)。因此，在此情况下，第一配线作为第一层配线起作用，第二配线作为第二层配线起作用。再者，第一层表示安装 IC芯片的层，通常是最表面的层。随着远离第一层，依次规定各层为 第二层、第三层。此外，在本专利技术的电路基板是多层基板的情况下， 第三层以后各层的方式并无特别限定，适当地设定即可。上述隆起焊盘连接端子是用于对第一配线与IC芯片的隆起焊盘进 行电连接的端子。因此，隆起焊盘连接端子通常具有与IC芯片的隆起 焊盘的配置方式大致相同的配置方式。从简化制造工艺的观点来看，优选隆起焊盘连接端子与第一配线一体形成。g卩，第一配线优选包括 隆起焊盘连接端子而构成。再者，隆起焊盘是用于连接IC芯片与外部 电路而设置在IC芯片上的突起状的电极。上述第二配线与安装半导体集成电路的区域重叠并相互独立地配置有多条。多条第二配线在ic芯片安装区域中重叠设置是指，当从第一或者第二主面侧俯视电路基板时(以下也简称"俯视电路基板时")，在IC芯片安装区域中存在多条第二配线。此外，多条第二配线相互独 立配置是指，在IC芯片安装区域内多条第二配线按照并不相互电连接的方式配置。这样，在本专利技术的第一电路基板中，能够在电路基板上 高密度地配置配线。多条第二配线间的间隔并无特别限定，但是，从在多条第二配线间抑制发生短路的观点来看，在IC芯片安装区域中优 选为10pm以上，更加优选20]am以上。再者，如果多条第二配线间的 间隔为10pm以下，则在采用湿蚀刻形成第二配线的情况下，存在有在 第二配线间发生配线残留(蚀刻不充分，导致在配线间剩余配线材料 的现象)的情况。结果在第二配线间发生短路。而且，与IC芯片安装区域重叠配置的多条第二配线不需要是形成 在第二主面上的所有的第二配线。因此，在第二主面上形成的所有本文档来自技高网...

【技术保护点】
一种电路基板，其包括具有安装半导体集成电路的第一主面和第二主面的基板，在该第一主面上形成有具有隆起焊盘连接端子的第一配线，在该第二主面上形成有第二配线，其特征在于：　该第二配线与安装半导体集成电路的区域重叠并相互独立地设置有多条，　该电路基板在与设置有隆起焊盘连接端子的区域重叠的第二主面内的区域中具备配线部。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：中滨裕喜，村冈盛司，
申请(专利权)人：夏普株式会社，
类型：发明
国别省市：JP[日本]