覆晶封装工艺的基材制造技术

本实用新型专利技术揭示一种适用于覆晶封装工艺的基材以及包含一反向漏斗形间隙的不沾焊料印刷网版。其中该基材包含一导电焊垫于基材上，以及一预上锡膏物，自该基材的导电焊垫上方伸出并逐渐变细成锥形。而该包含一反向漏斗形间隙的不沾焊料印刷网版，包含：一顶部开口，以及一大于顶部开口的底部开口。（*该技术在2014年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术是有关一种覆晶封装结构，特别是一种适用于覆晶封装工艺的基材以及包含一反向漏斗形间隙的不沾焊料印刷网版。以减少芯片与基材间的焊锡接点所含的二氧化硅填充料污染物。
技术介绍
随着高密度、高功率的电子构装的迫切需求，覆晶(Flip Chip)封装技术已被广泛使用于许多领域。如其名所意指，覆晶封装是将裸晶(bare die)以表面朝下的方式附着于基材(substrate)上，以行接合物的连接。然而，如所知，当使用有机材料为基材(organic substrate)时，热胀冷缩会产生于温度循环的接合物连接过程中。此热胀冷缩是由于有机基板的热膨胀系数(CTE；coefficient of thermal expansion)约为14-17ppm/℃)与硅芯片的CTE(约为4ppm/℃)差距过大。因此可知，CTE不匹配所引发的应力很容易导致接点损坏。因此，为减少连接产生的应力并增加可靠度，通常需要在基板与芯片的间隙内填入底胶。利用此法，可将应力分散至胶体，藉以降低接点所受到的应力。如此便可减少接点破裂(crack)，而延长接点的疲劳寿命。此外，上述底胶是绝缘物质，亦可防止接点间有杂质造成漏电流的传递。数据显示，有填底胶的结构较无填底胶者其可靠性(reliability)高5-10倍。因此，填底胶已成为高需求的制程。然而，于不同方式的填底胶制程及硬化填胶材料以行连接会产生问题。一般而言，大多数的覆晶封装以低黏性的液态填胶材料利用点胶(dispensing)方式沿芯片外围填底胶。利用液体在芯片与基板间微细间隙(小于100微米)所形成的毛细作用作为驱动力，以填满接点间的间隙。因由毛细作用引导的充填十分缓慢。当芯片大小增加时此问题会更严重因为填充时间会随芯片尺寸增加而增加，此乃因填胶材料填充间隙所须流动的距离增加所致。例如，在一典型的充填作业中，一个7m2见方的芯片，视液胶温度而定充填需时数分钟至十数分钟。仅以毛细作用不足以驱动较大的填底区域，因为流压无法充分维持，气泡(void)容易形成于填胶材料中。该气泡很可能在后续的热制程时造成封装体的爆米花效应(popcorn)使封装体失效，或于封装体承受应力时因应力集中而加速破坏造成失效。另外，表面污染物例如助焊剂残余物，会降低润湿作用并妨碍填胶材料流填底，使产生气泡，造成不充足的表面接触而减低结合力量。因此，对可靠度会有不良的影响。利用所谓的非流动性(no-flow)填底胶技术可用来解决上述问题，其执行步骤如下述(1)形成一填胶材料于基材上；(2)将芯片附着于基材上；(3)将焊锡回焊。非流动性填底胶技术的填胶材料通常为低黏性及热固性的环氧化物，其包含流体成分以促进焊锡回焊步骤。一覆晶封装的填胶制程时间可藉由在将芯片形成于基材前先将填胶材料附着于基材而减少。藉此亦可减少气泡产生于填胶材料中。不幸的是，非流动性的填底胶技术会导致其它问题，如对覆晶封装中的可靠度上及电性功能有负面影响。因为该考量，传统封装或覆晶封装中，二氧化硅填充料通常会添加于填胶材料中再进而调和芯片及填胶材料的热膨胀系数。一非流动性填底胶技术的填胶材料亦包含二氧化硅填充料。当芯片附着于基材时，填胶材料中的二氧化硅填充料通常陷入于芯片的导电凸块及焊垫或预上锡膏的基材之中。当导电凸块及预上锡膏的焊垫回焊时二氧化硅填充料会存在于覆晶封装的焊锡接点中，而造成可靠度及电性功能如覆晶封装中的焊锡接合的电阻的负面影响。参考图1A至图1F，以说明非流体性的先前技术制程。图1A至图1F为剖面图解说明于覆晶封装的填胶步骤使用非流动性技术时，二氧化硅填充料如何陷入覆晶封装的芯片及基材间的焊锡接合。在图1A中，一已备有焊锡罩幕124及焊锡罩幕开口123于表面上的基材120。焊垫121形成于基材120的表面上，其经焊垫罩幕开口123完全露出，接着预上锡膏122提供于焊垫121上。当焊垫121完全由焊锡罩幕开口123露出时此焊垫121为NSMD(非防焊设计)型。预上锡膏122如所需形成于焊垫121上。而且，预上锡膏122通常具有近乎平坦的表面。在图1B中，非流动性技术的填胶材料130以本文中的已知方式提供于基材上120。如所知，二氧化硅填充料132会随机分布于填胶材料130中。在图1C中，半导体芯片110的主动表面上具有用以附着于基材120上的导电凸块111。此导电凸块111更进一步附着于预上锡膏122上。如图解说明，二氧化硅填充料132于预上锡膏122上方及导电凸块111旁。在图1D中，预上锡膏122回焊并与导电凸块111结合以形成焊锡接点140。当导电凸块111中包含焊锡材料时此凸块亦会回焊。非流动性填底胶技术的填胶材料130通常含流体成分以降低于预上锡膏金属122及金属导电凸块111间在回焊期间的表面张力。预上锡膏122(及导电凸块111)的液化及预上锡膏122与导电凸块111的结合皆很快，预上锡膏122的平坦表面使清除预上锡膏122上方及导电凸块111旁的二氧化硅填充料132变得困难。此造成于导电凸块111下方及预上锡膏122的二氧化硅填充料于焊锡接点140时陷入，而导致焊锡接点140的可靠度及电性功能上的负面影响。在图1E中，显示一包含SMD(防焊设计)的焊垫121’，由焊垫罩幕124的焊垫开口123’部分露出形成。一预上锡膏122’随所需任意形成于焊垫121上。而且，预上锡膏122通常具有一近乎平坦的表面。当半导体芯片110的导电凸块111附着于焊垫121’时，于导电凸块111下方及预上锡膏122’仍有一些二氧化硅填充料132。在图1F中，当预上锡膏122’回焊以结合导电凸块111形成焊锡接点140’时，一些二氧化硅填充料会因图1D中所叙述的相同理由而被陷入于焊锡接点140’中。美国专利6489,180中揭露另一种利用非流动性的填底胶技术的覆晶封装。利用图2A至图2G以说明非流动性填底胶技术的覆晶封装剖面图此与美国专利6489,180中所揭露的相同。在图2A中，提供一基材220以行覆晶封装。基材表面上包含焊锡罩幕224及结合焊垫221。当结合焊垫221藉由焊锡罩幕开口223完全露出时，此结合焊垫221为NSMD型。在图2B中，一导电的，尖点销子222制造于结合焊垫上221。此导电的，尖点销子222可由传统的金属线结合方法亦可由他法制造。当利用传统的金属线结合方法时，尖点销子222由金或铝形成。在图2C中，一填胶材料230提供于基材220表面上，以将结合焊垫221及导电的，尖点销子222覆盖。填胶材料230可能以分配或其它方法提供。此填胶材料230中包含随机分布的二氧化硅填充料232以使图2D中的芯片210及填胶材料230的热膨胀系数相配。在图2D中，一具有焊锡凸块211的半导体芯片以上部向下(芯片)的方式对准于结合焊垫221并附着于基材上220。接着将该半导体芯片210对着基材强制重压以使尖点销子222穿入焊锡凸块221中。如图所示，有些硅填充材料232会于焊锡凸块211，导电的，尖点销子222，及结合焊垫221的周围。在图2E中，为焊锡回焊步骤其将结合焊垫221上的焊锡凸块211回焊以电性连接半导体芯片210及基材220，此连结乃由熔化的焊锡凸块211沿尖点销子222及结合焊垫221表面向下流动而产本文档来自技高网...

【技术保护点】
一种适用于覆晶封装工艺的基材，以减少位于一芯片与该基材之间的焊锡接点内的二氧化硅填充料污染，其特征在于包含：一导电焊垫于基材上；以及一预上锡膏物，自该基材的导电焊垫上方伸出并逐渐变细成锥形。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：苏昭源，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：实用新型
国别省市：71[中国|台湾]