一种用于移动通信系统中的接收机的信道解码装置，用于解码从发射机发送的快速编码信号，其中该发射机包括比特插入器，用于在所接收信息比特流中的预定位置插入至少一个特定比特，和快速编码器，用于将已插入特定比特的信息比特流编码为数据码元、第一奇偶校验码元和第二奇偶校验码元，该装置包括： 接收所述快速编码码元的多路分解器，用于将接收到的码元多路分解为数据码元、第一奇偶校验码元和第二奇偶校验码元； 码元插入器，用于在数据码元中的预定特定比特插入位置改变具有特定值的码元，并输出接收到的其他位置的码元； 第一解码器，用于对从所述码元插入器输出的数据码元和第一奇偶校验码元进行解码，以产生第一解码码元； 交织器，用于对所述第一解码器的输出进行交织； 第二解码器，用于对从所述交织器输出的第一解码码元和第二奇偶校验码元进行解码，以产生第二解码码元；以及 去交织器，用于对所述第二解码码元进行去交织以产生解码数据。（*该技术在2019年保护过期，可自由使用*）
【技术实现步骤摘要】
本专利技术一般地涉及以帧单位制处理数据的通信系统，特别涉及一种信道编码装置及其方法。
技术介绍
在处理话音、字符、图象和视频信号的通信系统中，数据通常是以帧单位制进行发送的。一帧被定义为系统的一个基本定时间隔。此外，在对这种帧数据进行通信的系统中，用于纠错的信道编码器也应该以帧单位制进行数据编码。在这种情况下，编码器进行尾部比特置零来指示每帧的结束，从而利用这个信息，解码器可以有效地对帧进行解码。解码器尾部比特表示加在数据帧末端的一个固定比特序列，以将卷积编码器复位到已知的状态。IS-95系统典型地采用了非递归系统卷积编码器，该编码器在每一帧的末端添加与延迟器数目相等的一序列零(0)比特来结束帧。然而，与非递归系统卷积编码器相反，递归系统编码器不能在帧的末端添加零比特来结束帧，因为输入比特是反馈到延迟器的。图1是一种常规并行快速编码器(Turbo Encoder)的框图，它公开于授予Berrou的美国专利No.5,446,747。图1中的编码器是一种常规的递归系统编码器。该快速编码器应用两个简单的支路编码器(constituentencoder)对N比特的输入帧编码成奇偶校验码元，并可以构造成为并行或串行的结构。另外，图1中的快速编码器采用递归系统卷积码作为支路代码。图1中的快速编码器包含一个交织器120，位于第一支路编码器110与第二支路编码器130之间。交织器120的大小为输入数据比特的一个帧长度N，它重新排列输入给第二支路编码器130的数据比特的次序，以减小第一和第二编码器输出之间的相关性。第一支路编码器110对输入的数据比特进行编码，交织器120按给定的规则对输入数据流的比特交织(或随机化)，以使由信道造成的突发差错转变为随机差错。第二支路编码器130对交织器120的输出进行编码。图2显示了图1中递归系统卷积编码器的终止方案。更详细的信息，参见D.Divsalar和F.Pollara的“On the Design of Turbo Codes”(快速码的设计)，TDA Progress Report 42-123，Nov.15，1995。这里，假设输入给第一和第二支路编码器110和120的帧数据为20比特的数据。图2中，D1-D4表示延迟器，XOR1-XOR6为异或门。参见图2，进行编码的实施步骤如下开关SW1保持在接通(ON)的位置，而开关SW2保持在切断(OFF)的位置。然后，20比特的输入帧数据依次输入延迟器D1-D4，并经异或门XOR1-XOR6进行异或运算，于是，编码的比特在异或门XOR6的输出端输出。当20个数据比特都以这种方式编码后，开关SW1切换到切断而开关SW2切换到接通以结束帧。然后，异或门XOR1-XOR4分别对延迟器输出的数据比特与相应的反馈数据比特进行异或运算，因而输出零比特。这些产生的零比特被再次输进延迟器D1-D4，并存储在里面。被输进延迟器D1-D4的零比特就成为输入给多路复用器的尾部比特。多路复用器多路复用从支路编码器输出的编码的数据比特和尾部比特。尾部比特的个数取决于包含在支路编码器110和130中延迟器的个数。图2中的终止方案每帧产生4个尾部比特以及还为各尾部比特中的每个产生的附加编码比特，令人不满意地增加了整个最终编码比特的计数，这导致了比特率的降低。亦即，当比特率定义为比特率＝(输入数据比特数量)/(输出数据比特数量)，具有图2所示结构的支路编码器的比特率就是比特率＝(输入数据比特数量)/{(编码数据比特数量)+(尾部比特数量)+(尾部比特的编码比特数量)}。从而，图2中，由于帧数据由20比特组成，并且延迟器的数量等于4，因此比特率就变成20/28。因此，显然递归系统卷积编码器的性能取决于置尾部比特的方法，因为理想地给快速码置尾部比特是困难的。
技术实现思路
因此，本专利技术的一个目的是提供这样一种装置和方法，用于在通信系统的递归系统编码器中采用其中插入了预定比特的帧结构进行信道编码/解码。本专利技术的另一个目的是提供一种递归系统信道编码装置和方法，用于在信道编码前在帧数据中的预定位置插入具有特定值的比特。本专利技术的另一个目的是提供一种信道解码装置和方法，用于对从信道编码器发送来的信道编码数据进行解码，其中，在信道编码期间，将具有特定值的比特插入帧数据中的预定位置。本专利技术的另一个目的是提供这样一种装置和方法，用于在信道编码码元中的特定码元位置插入具有特定值的比特，并利用具有特定值的比特来进行软判决解码，以提高信道解码的性能。根据本专利技术的一个方面，提供了一种用于接收机的信道解码装置，所述接收机接收通过在预定位置的数据帧中插入至少一个特定比特后编码的码元，所述信道解码装置包括接收码元的多路分解器，用于将接收到的码元多路分解为数据码元、第一奇偶校验码元和第二奇偶校验码元；码元插入器，用于在数据码元中的预定插入位置插入具有特定值的码元，并输出接收到的其他位置的码元；第一解码器，用于对从所述码元插入器输出的数据码元和第一奇偶校验码元进行解码，以产生第一解码码元；交织器，用于对所述第一解码器的输出进行交织；第二解码器，用于对从所述交织器输出的第一解码码元和第二奇偶校验码元进行解码，以产生第二解码码元；以及去交织器，用于对所述第二解码器的输出进行去交织。更具体地讲，信道解码装置包括接收码元的多路分解器，用于把接收到的码元多路分解为数据码元、第一奇偶校验码元和第二奇偶校验码元；码元插入器，用于将具有特定值的码元插入到数据码元中预定的特定比特插入位置，并输出接收到的在其他位置的码元；第一解码器，用于对从码元插入器输出的数据码元及第一奇偶校验码元进行软判决，以产生第一解码码元；第一交织器，用于对第一解码器的输出进行交织；第二解码器，用于对从第一交织器输出的第一解码码元及第二奇偶校验码元进行软判决，以产生第二解码码元；硬判决部件，用于对第二解码码元进行硬判决；以及去交织器，用于对硬判决部件的输出进行去交织。根据本专利技术的另一个方面，提供了一种接收机的信道解码方法，所述接收机用于接收通过在预定位置的数据帧中插入至少一个特定比特后编码的码元，所述信道解码方法包含下列步骤接收码元；将接收到的码元多路分解为数据码元、第一奇偶校验码元和第二奇偶校验码元；在数据码元中的预定插入位置插入具有特定值的码元，并输出接收到的其他位置的码元；对具有插入了特定值的数据码元及第一奇偶校验码元进行解码，以产生第一解码码元；对第一解码码元进行交织；对交织的第一解码码元与第二奇偶校验码元进行解码，以产生第二解码码元；以及对第二解码码元进行去交织；更具体地讲，该信道解码方法包括以下步骤a)接收码元，把接收到的码元多路分解为数据码元、第一奇偶校验码元和第二奇偶校验码元；b)将具有特定值的码元插入到数据码元中预定的特定比特插入位置，并输出接收到的在其他位置的码元；c)对其中插入了具有特定值码元的数据码元及第一奇偶校验码元进行软判决，以产生第一解码码元；d)交织第一解码码元；e)对交织的第一解码码元与第二奇偶校验码元进行软判决，以产生第二解码码元；f)对该第二解码码元进行去交织；g)将去交织的第二解码码元的相应码元在一插入位置置数为特定值，返回到c)，以重复步骤c)至e)；h)在步骤c)至e)结束后，对第二解码数本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：金宰烈，朴昌洙，姜熙原，孔骏镇，卢宗善，梁景喆，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。