【技术实现步骤摘要】
【技术保护点】
一种高速并串数据转换系统,包括高速锁相环,其特征在于:还包括比位转换器和串化器,其中,所述的比位转换器对输入的高位数并行数据信号用倍频时钟进行处理,产生低位数的并行数据输出信号:串化器接收比位转换器所输出的并行数据信号,串化 器根据高速锁相环所产生的时钟信号,产生串行输出数据信号。
【技术特征摘要】
【专利技术属性】
技术研发人员:刘元成,周晓新,刘鲲,
申请(专利权)人:深圳市力合微电子有限公司,
类型:发明
国别省市:94[中国|深圳]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。