本发明专利技术提供一种数据与时脉回复电路与栅式数字控制振荡器，所述数据与时脉回复电路包括一第一数据与时脉回复电路以及一第二数据与时脉回复电路。所述第一数据与时脉回复电路，接收一数据信号与一参考信号，并对所述数据信号解多工以产生一第一信号与一第二信号，其中所述数据信号具有一第一数据传输速率２Ｘ ｂｐｓ，所述第一信号与所述第二信号具有一第二数据传输速率Ｘ ｂｐｓ。所述第二数据与时脉回复电路，接收并减少所述第一信号与所述第二信号中的抖动，用以输出一第一回复信号与一第二回复信号，其中所述第一数据与时脉回复电路的频宽大于所述第二数据与时脉回复电路的频宽。
【技术实现步骤摘要】
本专利技术是关于一种数据与时脉回复电路，特别是一种使用以栅式数字控 制振荡器为基础的相位检测器，且具有高抖动容许度的数据与时脉回复电路。
技术介绍
抖动容许度(jitter tolerance)是与正弦抖动(sinusoidal jitter)的最大振 幅有关，正弦抖动可视为一种频率函数。已知的相位追踪(phase-tracking)式 数据与时脉回复电路(clock an data recovery circuit, CDR)具有的抖动容许度 与抖动频率(jitter frequency)成反比，因此要增加CDR的频宽必需要改变回 路参数(loop parameters)来适应更多的高频抖动。然而这可能会增加抖动转 移，而且可能在某些应用上不适用，如数据中继器(datarepeater)。在抖动转 移与抖动容许度之间的取舍(trade-off)限制了设计余裕(design margin)与 一切非理想性，如非线性与取样偏移(sampling offset),会造成整体的效能更 差。在传统没有抖动容许度增强的光学接收器中，高频时的抖动容许度很难 超过0.5UIpp (单位区间，峰值对峰值之间，为理论值的50°/。)。其中一个解 决的方式是采用类比相位偏移器(analog phase shifter),如DLL (延迟锁相回 路，delay locked loop),至数据与时脉回复电路中。具有大频宽的延迟锁相回 路可以吸收掉输入信号上的抖动，且可以使主要的数据与时脉回复电路正确 的回复数据。这样的方式虽然有效，但是功率消耗与晶片布局面积也会增加。专利技术内容本专利技术的一实施例提供一种数据与时脉回复电路，包括一第一数据与时脉回复电路以及一第二数据与时脉回复电路。所述第一数据与时脉回复电路， 接收一数据信号与一参考信号，并对所述数据信号解多工以产生一第一信号 与一第二信号，其中所述数据信号具有一第一数据传输速率2X bps，所述第 一信号与所述第二信号具有一第二数据传输速率X bps。所述第二数据与时脉回复电路，接收并减少所述第一信号与所述第二信号中的抖动，用以输出一 第一回复信号与一第二回复信号，其中所述第一数据与时脉回复电路的频宽 大于所述第二数据与时脉回复电路的频宽。本专利技术的另一实施例提供一种栅式数字控制振荡器，包括一起振单元、 一第一多工器、 一第二多工器以及一第三多工器。所述起振单元，接收一初 始码，用以输出一时脉信号。所述第一多工器，接收所述初始码，包括一第 一输入端、 一第二输入端以及一输出端，耦接所述起振单元，其中所述第一 多工器的输出端根据所述数据信号，输出来自所述第一输入端或所述第二输 入端的信号。所述第二多工器，包括一第三输入端，接收一反相时脉信号、 一第四输入端，接收所述时脉信号，以及一输出端，耦接所述第一多工器的 第一输入端，其中所述第二多工器的所述输出端根据所述数据信号，输出来自所述第三输入端或所述第四输入端的信号。所述第三多工器，包括一第五 输入端，接收所述时脉信号、 一第六输入端，接收所述反相时脉信号，以及 一输出端耦接所述第一多工器的第二输入端，其中所述第三多工器的所述输出端根据所述数据信号，输出来自所述第五输入端或所述第六输入端的信号。 本专利技术的另一实施例提供一种数据与时脉回复电路，接收具有一第一数据传输速率2X bps的一数据信号，所述电路包括一第一数据与时脉回复电路以及一第二数据与时脉回复电路。所述第一数据与时脉回复电路，接收所述 数据信号与一初始码，用以将所述数据信号分成一第一信号与一第二信号，所述电路包括一栅式数字控制振荡器以及一数据产生单元(data separating imit)。所述栅式数字控制振荡器，接收所述初始码以产生一时脉信号。所述 数据产生单元，根据所述时脉信号，用以所述数据信号分成所述第一信号与所述第二信号，其中所述第一信号与所述第二信号的一第二数据传输速率为所述数据信号的第一数据传输速率的一半。所述第二数据与时脉回复电路，接收并减少所述第一信号与所述第二信号中的抖动，用以输出一第一回复信 号与一第二回复信号。附图说明图1为根据本专利技术的一数据与时脉回复电路的一实施例的方块示意图。 图2为图1中的数据与时脉回复电路的输出信号的示意图。图3为根据本专利技术的可增强抖动容许度的数据与时脉回复电路的一实施例的方块示意图。图4为根据本专利技术的校正电路的一实施例的电路图。图5为数据与时脉回复电路的模拟示意图。图6为栅式数字控制振荡器的各阶段信号示意图。图7为图1中的第一数据与时脉回复电路的一实施例的方块示意图。图8为根据本专利技术的一栅式数字控制振荡器的一实施例的方块示意图。图9为根据本专利技术的栅式数字控制振荡器在时脉信号领先、落后以及锁定数据信号时调整相位的示意图。图IO为根据本专利技术的栅式数字控制振荡器的建构方块(building block)示意图。图11为根据本专利技术的一4位元数字控制负载的一实施例的电路示意图。图12为采用没有尾端电流源的一补偿拓扑(complementarytopology)的 压控振荡器的示意图。图13与图14为根据本专利技术的相频检测器与充电泵电路的一实施例的示 意图。附图标号11-第一数据与时脉回复电路12 第二数据与时脉回复电路13~多工器31 相位检测器32~校正电路33 半速栅式数字控制振荡器34~第一除频器35~D型闩锁器36 相频检测器与充电泵电路37 第二除频器38~D型闩锁器39-压控振荡器41 半速栅式数字控制振荡器42~控制器43~第二除法器44 频率检测器45 第一除法器71-半速栅式数字控制振荡器72~校正电路73 D型闩锁器74 D型闩锁器101 第一建构方块102 第二建构方块103-数字控制电路具体实施方式虽然对于预测在bang-bang数据与时脉回复电路的抖动转移(jittertransfer)与抖动容许度的理论非常的多，但是非线性(non-linearity)以及输 入依赖(input-dependant)的抖动转移使得设计更为困难，特别是在一些回路 特征必须要定义非常好的应用上。为了通过抖动转移与抖动容许度的规范， 线性的数据与时脉回复电路架构最常被使用。假设输入数据的相位与一已知 的数据与时脉回复电路的输出的相位分别是&W与^^(力。因此在抖动转移 HW，以及抖动容许度々wW可以以S域的表示表示如下(5.1a)^to/ (力=-^- 肌 1-,(5.1b)其中在式(5.1b)中的UIpp表示波峰与波峰(peak-to-peak)的抖动振幅 被标准化在一个单位区间内。然而，在式(5.1b)中的抖动容许度是非常乐观 的，这是假设数据与时脉回复系统在理想状况下。实际上，已知的数据与时 脉回复电路会遭遇到非线性的问题且数据与时脉回复电路的回路增益也会降 低。举例来说，因为D型闩锁器的变化稳定度(meta-stability)，相位检测器 在相位误差(phase error)过大时，会遭遇到增益失真(gain distortion)的问 题。在已知的设计中，线性半速率的相位检测器的模拟的转移曲线具有有限 的线性范围， 一般皆小于0.8UIpp。 一旦在这个线性范围之下，相位检测器的 增益会快速降低。本文档来自技高网...
【技术保护点】
一种数据与时脉回复电路，其特征在于，所述数据与时脉回复电路包括：一第一数据与时脉回复电路，接收一数据信号与一参考信号，并对所述数据信号解多工以产生一第一信号与一第二信号，其中所述数据信号具有一第一数据传输速率２Ｘｂｐｓ，所述第一信号与所述第二信号具有一第二数据传输速率Ｘｂｐｓ；以及一第二数据与时脉回复电路，接收并减少所述第一信号与所述第二信号中的抖动，用以输出一第一回复信号与一第二回复信号，其中所述第一数据与时脉回复电路的频宽大于所述第二数据与时脉回复电路的频宽。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：刘深渊，梁哲夫，胡思全，
申请(专利权)人：联发科技股份有限公司，汪重光，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。