用FPGA实现N×64kbit/s同步数据复用到8.192Mbit/s数据线的方法技术

本发明专利技术涉及一种用ＦＰＧＡ实现Ｎ×６４ｋｂｉｔ／ｓ同步数据复用到８．１９２Ｍｂｉｔ／ｓ数据线的方法，是通过以下步骤实现的：根据用户配置信息通过时隙信号生成模块生成对应于８．１９２Ｍｂｉｔ／ｓ数据线上相应时隙位置的指示信号；通过接口速率时钟生成模块产生与接口速率一致的时钟信号；通过复用及解复用模块将Ｎ×６４ｋｂｉｔ／ｓ同步数据复用到８．１９２Ｍｂｉｔ／ｓ数据总线的配置时隙位置；从８．１９２Ｍｂｉｔ／ｓ数据总线上，将配置时隙位置的Ｎ×６４ｋｂｉｔ／ｓ同步数据解下来；本发明专利技术的有益效果是：在达到同样效果的基础上，节省了成本；设计上的简洁，提高了产品的可靠性，产品出厂后的返修率也会有所降低。

【技术实现步骤摘要】

【技术保护点】
一种用ＦＰＧＡ实现Ｎ×６４ｋｂｉｔ／ｓ同步数据复用到８．１９２Ｍｂｉｔ／ｓ数据线的方法，是通过以下步骤实现的：　根据用户配置信息通过时隙信号生成模块生成对应于８．１９２Ｍｂｉｔ／ｓ数据线上相应时隙位置的指示信号；　通过接口速率时钟生成模块产生与接口速率一致的时钟信号；　通过复用及解复用模块将Ｎ×６４ｋｂｉｔ／ｓ同步数据复用到８．１９２Ｍｂｉｔ／ｓ数据总线的配置时隙位置；从８．１９２Ｍｂｉｔ／ｓ数据总线上，将配置时隙位置的Ｎ×６４ｋｂｉｔ／ｓ同步数据解下来。

【技术特征摘要】

【专利技术属性】
技术研发人员：段雅莉，陆贤华，朱程，朱文兰，汤致青，
申请(专利权)人：上海普天邮通科技股份有限公司，
类型：发明
国别省市：31[中国|上海]