咬尾卷积码的译码方法和装置制造方法及图纸

技术编号:3419931 阅读:239 留言:0更新日期:2012-04-11 18:40
本发明专利技术的实施例公开了一种咬尾卷积码的译码方法和装置。该方法包括:对同一个传输块重复多次后首尾相连得到的序列进行维特比译码,所述序列中每一个传输块译码结束后,根据所述译码得到的最大路径判断是否满足输出条件;判断满足输出条件时,将所述最大路径作为回溯路径,输出所述序列的译码数据。本发明专利技术的实施例中,根据传输块译码得到的最大路径的首末状态,对多个传输块相连得到的长序列进行的维特比译码情况进行判断,在满足预设的输出条件时不必等到对所有的传输块都计算完成即可直接获得译码数据,因此只用较少个传输块即可以得到正确的译码输出,节约了计算量和译码时延。

【技术实现步骤摘要】

本专利技术涉及通信
,尤其涉及一种咬尾巻积码的译码方法和装置。
技术介绍
现有技术中提出了咬尾巻积码的编码调制方式,以LTE (Long Term Evolution,长期演进)系统中用到的咬尾巻积码为例进行说明,(3, 1, 6) 编码器如图1所示。编码器的约束长度为7,码率为1/3。图1中生成多项式(7,(/ = 0,1,2)的二进制序列表示输入数据及6个移位寄存器与编码器第^路输出的连接状态。二 进制0表示不连接,二进制1表示连接。图1中加法器在GF(2)域中进行。移 位寄存器初始状态为输入比特序列的最后6个比特,令;7。,;71,;72,...,;75依次表示 这6个移位寄存器。信道编码的输入比特序列记为 c。,c丄"C ,C3,""Cj^一i 3 比特序列 长度为《。编码后的第/路输出比特序列记为《V,w,《,…,"^,其中D为序列 长度,对于咬尾巻积码而言"=《。在初始状态时有7, = 0,1, 5),这样在输入比特序列结束时移位寄存器的状态与编码开始时的初始状态相同。咬尾巻积码的译码以维特比译码算法(Viterbi Algorithm )为基础。下面 先介绍巻积码的维特比译码算法。假设巻积码编码器一次输入一比特数据。设编码器的状态集合为 S = JV为总状态数,并且有A^2",其中M为编码器中移位寄存器的个数,移位寄存器记为;7。,仏,W,…,7A^。设C-^。,q,C2,C3,…,c^J为编码输入 序列,其中尺为序列长度。比特q (取值0或1)在时刻^A送入编码器 (yfc = (U,...,《-l ),编码器中时延为1,这样在b/b + l时刻,比特q的编码完成并且比特q+,进入编码器。^的编码输出为<formula>formula see original document page 6</formula>其中i 为巻积 码码率的倒数。编码器的输出序列记为<formula>formula see original document page 6</formula>经过映射0—-1, 1—1后的发射序列为(发射能量为1):<formula>formula see original document page 6</formula>其经过AWGN (Additive White Gaussian Noise,加性高斯白噪声)信道 后接收的数据序列为<formula>formula see original document page 6</formula>并且满足乂')-《)+"P,其中"f)为独立噪声,满足期望为0方差为一的 实高斯分布。输出端按照ML (MaximumLikelihood,最大似然)准则译码,即最大似 然序列^^argmaxlnPr(YIC)为译码输出。Q为所有码字组成的集合。假设信道无记忆,贝'J:<formula>formula see original document page 6</formula>定义InPr(Y IC)为输入序列为C的路径度量,(C)=玄lnPr(乂') | 4'))为支路度 量。根据噪声的概率密度函数<formula>formula see original document page 6</formula>略去路径的公共项,可将支路度量简化为<formula>formula see original document page 6</formula>则ML译石马專^出为亡=arg max 。一般采用维特比算法实现巻积码的最大似然译码。在时刻/ = 0为各状态赋初始累积路径度量值,如果初始状态不确定,则初始时刻各状态的累计路径度量值相等。在时刻^/t只有两条支路指向时刻f-;b+i的相同状态&,这两条 路径的累积度量等于前一时刻状态的累积度量加上当前的分支度量。在 ^fc+i时刻对指向&的这两个路径进行比较,选取路径度量较大者作为幸存 路径,其度量值作为新时刻状态 的累积路径度量。维特比译码算法的加比 选过程如图2所示。随着时间推移直至最后时刻,此时对各状态的幸存路径 选取最大者做为回溯路径。进而得到译码输出。对咬尾巻积码而言,由于已知首末时刻编码器状态相同,因此译码时可以利用这一特性提高性能。设TB Block (传输块)对应一个接收数据块,由 于编码器首末状态相同,因此可以将一个接收数据块重复丄次,即串联后对 长序列进行译码。现有的译码方法中以Z = 3为例,译码时三个数据块都用于计算幸存路径, 最后回溯时只将回溯路径对应于第二个数据块的数据作为译码输出。第 一个 TB Block可以看成为第二个TB Block提供正确初始状态,第三个TB Block 可以看成为第二个TB Block提供正确的回溯状态。专利技术人在实现本专利技术的过程中,发现现有技术中的实现方式存在以下问 题现有的咬尾巻积码的维特比译码算法译码时延和计算量固定,即使当信 道质量很好,接收序列发生错误很少时也一定要计算Z个TB块后才会产生译 码输出,而实际上可能只用较少个TB块就可以得到正确的译码输出,因此现 有方法增加了计算量和译码时延。
技术实现思路
本专利技术的实施例提供一种咬尾巻积码的译码方法和装置,用于减小现有 技术中咬尾巻积码的维特比译码算法译码的时延和计算量。 本专利技术的实施例提供一种咬尾巻积码的译码方法,包括对同 一个传输块重复多次后首尾相连得到的序列进行维特比译码,所述 序列中每一个传输块译码结束后,根据所述译码得到的最大路径判断是否满足输出条件;判断满足输出条件时,将所述最大路径作为回溯;洛径,输出所述序列的 译码数据。本专利技术的实施例还提供一种咬尾巻积码的译码装置,包括 译码单元,用于对同一个传输块重复多次后首尾相连得到的序列进行维 特比译码;判断单元,用于当所述译码单元对序列中每一个传输块译码结束后,根 据所述传输块译码得到的最大路径判断是否满足输出条件;译码输出单元,用于在所述判断单元判断满足输出条件时,将所述最大 路径作为回溯路径,输出所述长序列的译码数据。与现有技术相比,本专利技术的实施例具有以下优点根据传输块译码得到的最大路径的首末状态,对多个传输块相连得到的 长序列进行的维特比译码情况进行判断,在满足预设的输出条件时不必等到 对所有的传输块都计算完成即可直接获得译码数据,因此只用较少个传输块 即可以得到正确的译码输出,节约了计算量和译码时延。附图说明图l是现有技术中咬尾巻积码编码器的示意图2是现有技术中维特比译码算法的加比选过程示意图3是本专利技术的实施例中咬尾巻积码的译码方法流程图4是本专利技术的实施例中咬尾巻积码的译码方法的SNR曲线;图5是本专利技术的实施例中咬尾巻积码的译码方法的BLER曲线;图6是本专利技术的实施例中咬尾巻积码的译码装置的结构示意图7是本专利技术的实施例中咬尾巻积码的译码装置的另 一结构示意图。 具体实施例方式为使本专利技术的上述目的、特征和优点能够更加明显易懂,下面结合附图 和具体实施方式对本专利技术作进一步详细的说明。本专利技术的实施例中提供一种咬尾巻积码本文档来自技高网
...

【技术保护点】
一种咬尾卷积码的译码方法,其特征在于,包括: 对同一个传输块重复多次后首尾相连得到的序列进行维特比译码,所述序列中每一个传输块译码结束后,根据所述译码得到的最大路径判断是否满足输出条件; 判断满足输出条件时,将所述最大路径作为回溯路径,输出所述序列的译码数据。

【技术特征摘要】

【专利技术属性】
技术研发人员:魏璟鑫
申请(专利权)人:华为技术有限公司
类型:发明
国别省市:94[中国|深圳]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1
相关领域技术
  • 暂无相关专利