一种片上两路电源自动切换电路制造技术

一种片上两路电源自动切换电路，包括一个正级与主电源连接的二级管、一个漏极或源极任一端与辅电源连接的ＰＭＯＳ晶体管，其特征在于：ＰＭＯＳ晶体管的栅极连接至主电源上，衬底与漏极或源极任一端相连，并接入低功耗电路的工作电源。（*该技术在2012年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本技术属于两路电源自动切换电路，尤其涉及低功耗片上两路电源自动切换电路。(2)主电源停止供电时，切换电路使辅电源为芯片内需要继续工作的电路供电，同时，辅电源应与主电源及芯片内在主电源停止工作后不需继续供电的电路隔离，从而降低芯片功耗，延长辅电源的累计供电时间。(3)完成辅电源切换功能的模块，其自身消耗的电流也须符合一定的技术指标。众所周知，在采用P衬底CMOS工艺制造技术的芯片中，存在一些能完成单一方向导电而反方向隔离的电路技术，如双二级管电路、主电源部分采用二级管而辅电源部分采用栅漏短接的NMOS晶体管电路及主电源部分采用二级管而辅电源部分采用栅漏短接的PMOS晶体管电路等技术，然而它们只能满足(1)、(2)的要求，不能同时再满足(3)的要求。目前，这些电路技术仍存在一些不足，例如寄生三级管等寄生结构的存在、主电源工作时与辅电源之间产生较大压降、出现低阻通路等不良现象。为解决上述技术问题，本技术包括一个正级与主电源连接的二级管、一个漏极或源极任一端与辅电源连接的PMOS晶体管，PMOS晶体管栅极连接至主电源上，衬底与漏极或源极任一端相连，作为低功耗电路工作电源的输入端。作为对本技术的改进，可以将PMOS晶体管的栅极连接到与主电源电压满足一特定函数关系的控制信号上。本技术的有益效果是，摒弃了现有技术PMOS管栅极与自身漏极相连的电路，而是将栅极连接至主电源上，衬底与漏极相连，当主电源工作时既不会出现主电源与辅电源之间的低阻通路，也不产生明显的寄生电流，而当主电源停止供电时，辅电源能高效工作，也不产生寄生现象，切换功能的模块自身消耗电流减小。另外，由于电路结构简单，也不会增加工艺的复杂性和工艺制造成本。如附图说明图1所示，本技术包括一个正级与主电源连接的二级管、一个源级或漏极任一端与辅电源连接的PMOS晶体管。PMOS晶体管栅极连接至主电源上，衬底与漏极或源极任一端相连，作为低功耗电路工作电源的输入端。将PMOS管的衬底与漏端相连，可以避免主电源与辅电源之间出现低阻导通，即使在辅电源异常接地时，也不会产生问题。而将栅极连接至主电源上，如图2所示，当主电源工作时，PMOS管的栅极电位对地电压Vg＝Vdd(主电源电压)，漏极源极电位分别为(Vdd-Vp_non)和Vaux，Vp_non为PN结的导通电压，Vaux为辅电源电压。因为MOS管的源漏极可以互换，所以衬底电位可表示为Vdd-Vp_non。由于主电源电压大于辅电源电压，因而PMOS管栅极电位高于漏极、源极电位，这样可以确保PMOS晶体管处于截止状态，使得辅电源不会由于PMOS管的导通而与工作电源相连。又由于主电源电压Vdd大于辅电源电压Vaux，所以当辅电源电压Vaux不小于衬底电压Vdd-Vp_non时，必然有Vaux-(Vdd-Vp_non)小于Vp_non，这表示辅电源与衬底之间的电压差达不到p-n结的正向导通电压Vp_non，因而辅电源不会通过衬底与工作电源连通。而当辅电源电压Vaux小于衬底电压Vdd-Vp_non时，之间的p-n结处于反偏置状态，辅电源也不会通过POMS管的衬底与工作电源相通。另外，虽然在PMOS管的工作电源一端和辅电源一端都存在着寄生的p-n-p结构，但因为在工作电源一端的寄生三级管e-b结的电压差Veb＝0(因为工艺上N阱应与最高电源相连，所以图中的N+也是N阱，相当于三级管的基极，它与P+区短接，P+区相当于发射极)，该寄生三级管不会工作在放大区，而在辅电源一端的寄生三级管e-b结的电压差Veb＝Vaux-(Vdd-Vp_non)，小于Vp_non，则此寄生三级管也不会工作在放大区。当主电源停止供电时，即主电源电压Vdd＝0V，PMOS管的栅极电位对地电压Vg＝0V，源极电位为Vaux。通常为保证辅电源正常供电，Vaux应大于MOS管开启电压Vtp，所以PMOS管处于导通状态，工作电源电压(即PMOS管漏极电压)Vop＝Vaux-Vds，Vds为衬偏电压，即源极与衬底之间的电压。因为在辅电源工作时电路的功耗很低，所以衬偏电压Vds也很小，其影响可以忽略。同样，虽然在PMOS晶体管的工作电源一端和辅电源一端都存在着寄生的p-n-p结构，但因为N阱与P+区短接，在工作电源一端的寄生三极管e-b结(发射极与基极)的电压差Veb＝0，该寄生三极管不会工作在放大区，在辅电源一端的寄生三极管e-b结的电压差Veb＝Vaux-Vop＝Vds＜Vp_non，所以该寄生三极管也不会工作在放大区，不产生明显的寄生电流。作为对本技术的改进，如图3所示，可以将PMOS管的栅极与一控制信号相连，而使这一控制信号与主电源满足一定函数关系。在图1中，主电源正常供电时，因为控制信号与主电源连接，控制信号电压等于主电源电压，所以控制信号必须大于Vaux-Vtp和Vdd-VD电压中最大的一个，Vtp为PMOS管开启电压，VD为二极管电压，Vaux-Vtp和Vdd-VD为工作电源电压，这样可以确保PMOS管处于截止状态，从而将辅电源与主电源隔离。主电源停止供电时，控制信号应小于Vaux-Vtp，使得PMOS管处于导通状态，从而将工作电源连接到辅电源上。因为PMOS的栅极电压与其漏端电压无关，所以没有漏-源电压降即源衬压降Vds须大于PMOS管开启电压Vtp的要求。在PMOS管的沟道电流Ids很小的时候(这是低功耗应用所必须满足的条件)，Vds很低，可以保证不会产生寄生效应。另外，在实际应用中，由于主电源在开启或者关断的最初阶段都有一个爬坡/下坡过程，逐渐过渡到Vdd或0V，当主电源电压Vdd介于Vaux和(Vaux-Vtp)之间的任意值时，PMOS晶体管仍然处于截止状态，所以工作电源电压仍然必须从主电源产生，Vop＝Vdd-VD，这会使Vop在某些时刻较低，当Vop与Vaux之间的电压差达到Vp_non时，PMOS晶体管的寄生三极管将进入放大工作区，产生瞬间寄生电流。尽管电源爬坡时间所占比例非常小，不会消耗太多的电流，但为进一步改进方案和满足以上基本要求，本技术采取了如图5所示的控制电路，它包括一个NMOS管、分压电阻R1、R2，主电源通过分压电阻获得分压信号，并与NMOS晶体管的栅极相连，此时栅极电位为Vdd×R2/(R1+R2)，NMOS管的源、漏极分别接控制信号和主电源。以上控制电路满足如图4所示的控制信号电压Vcon与主电源电压Vdd的特定关系选取临界值V0的下限为Vdd-VD和Vaux-Vtp中最大的一个，上限为Vaux+Vtp，当主电源电压Vdd小于V0时，控制信号电压Vcon＝0V，而当Vdd不小于V0时，Vcon＝Vdd，这是Vcon所能获得的最高电压。V0最好取Vaux到Vaux+Vtp之间的任何一值。R1与R2的阻值按下式选择V0×R2/(R1+R2)大于等于Vt，以使控制电路中的NMOS管在主电源等于选定的V0值时导通，Vt是NMOS管的开启电压。这样即可避免电源爬坡和下坡时瞬间产生的寄生电流。权利要求1.一种片上两路电源自动切换电路，包括一个正级与主电源连接的二级管、一个漏极或源极任一端与辅电源连接的PMOS晶体管，其特征在于PMOS晶体管的栅极连接至主电源上，衬底与漏极或源极任本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：郎宁，
申请(专利权)人：上海贝岭股份有限公司，
类型：实用新型
国别省市：