实现伪随机码序列产生器自动恢复的装置制造方法及图纸

本发明专利技术涉及一种实现伪随机码序列产生器自愈的装置，可适用于所有产生伪随机码序列的数字电路。该装置是在数字电路中增加一对反相器，其在复位为全０状态后，不改变逻辑关系，自动将全０状态引出变为正常状态圈中的一个状态；一个或非逻辑门，将逻辑为全０的异常状态引入到正常状态圈中的一个状态。本发明专利技术解决了在电路上电复位后ＰＲＢＳ产生器不能启动以及在电路运行中非正常行为导致内部寄存器为全０，以至于ＰＲＢＳ序列不能产生的问题。从而有效的对ＰＲＢＳ产生电路在进入无效状态后进行自愈回复。

【技术实现步骤摘要】

本专利技术涉及一种实现伪随机码序列产生器自愈的装置。
技术介绍
在数字逻辑设计和系统设计中，常需要产生伪随机码来测试设备、加密扩频等，伪随机码常具有广泛的用途。在产生伪随机码的过程中，一般通过生成多项式构成的线性反馈移位寄存器来实现，在对应的状态转换图中，都存在两个状态圈，其中一个为全0(不正常状态)，余下的构成一个大的状态转换圈(见图1)，大的状态转换圈为有用的状态转换圈。在一般电路设计中，出现了全0状态后不能自动恢复，必须通过复位等手段来进行。但在很多场合不允许对电路进行复位，因此该方法存在不能自动恢复到正常状态的缺陷。
技术实现思路
本专利技术所要解决的技术问题是提供一种用于实现伪随机码序列(PRBS)产生器的自愈装置，以克服基于上述通用方法存在的缺陷。本专利技术是这样实现的一种实现伪随机码序列产生器自愈的装置，包括构成多项式的反馈移位寄存器，用于寄存状态序列；反馈逻辑，将最后一个反馈移位寄存器的输出和与之相隔的另一个反馈移位寄存器的输出进行异或，其输出反馈至第一个反馈移位寄存器的输入；所述反馈移位寄存器的同步时钟连接至CLK；其特征在于还包括一对反相器在复位为全0状态后，不改变逻辑关系，自动将全0状态引出变为正常状态圈中的一个状态；一个或非逻辑门将逻辑为全0的异常状态引入到正常状态圈中的一个状态；所述反馈移位寄存器的异步复位CLR连接至RESET。所述反相器连接至任意一反馈移位寄存器的两侧，在复位后，全0状态在反相器的作用下变为1，将全0的状态圈转到有用状态圈，从而自动地进入到正常的状态转换圈。对所有反馈移位寄存器的输出相或非，将反相器之间寄存器为1的状态引入到正常状态圈。所述反馈逻辑，对经异或的输出和或非的输出相或，其输出反馈至第一个反馈移位寄存器的输入，将反相器之间反馈移位寄存器为1、其它寄存器为全0的状态变成有用状态转换圈上的一个分支。所述一对反相器的第一反相器的输出、第二反相器的输入分别连接任一反馈移位寄存器的D输入端、Q输出端；所述一对反相器的第一反相器的输入、第二反相器的输出分别连接相邻反馈移位寄存器的Q输出端、D输入端。所述所有反馈移位寄存器的Q端输出进行或非；所述反馈逻辑中的异或输出与或非输出再相或，其输出连接至第一反馈移位寄存器的D输入端。本专利技术的效果解决了在电路上电复位后PRBS产生器不能启动以及在电路运行中非正常行为导致内部寄存器为全0，以至于PRBS序列不能产生的问题，从而有效的对PRBS产生电路在进入无效状态后进行自愈回复。本专利技术可适用于所有产生伪随机码序列(PRBS)的数字电路，特别解决了电路上电复位后PRBS产生器不能启动以及在电路运行中非正常行为导致内部寄存器为全0，以至于PRBS序列不能产生的问题。在电路上，通过增加两个反相器和一个或非逻辑门就能有效地对PRBS产生器在进入无效状态后进行自愈恢复，这是其它的功能类似的电路所不具备的优点。附图说明图1给出的是由线性反馈移位寄存器构成两个状态圈的示意图(S0为全0状态)；图2给出的是将S0状态成为有用状态圈上一个分支的示意图；图3给出的是现有PRBS11的逻辑电路图；图4给出的是经过本专利技术改进后PRBS11的逻辑电路图。具体实施例方式本专利技术所述实现PRBS产生器的自愈装置由以下三个部件组成反馈移位寄存器，D0-D10，用于寄存状态序列。反相器INV0和INV1的作用或功能是当电路复位为全0后，在不改变传统方法的逻辑情况下，同时能自动将全0状态引出变为正常状态圈中的一个状态。或非门NOR主要是将逻辑在为全0的异常状态引入到正常状态圈中的一个状态上。本专利技术的基本思想是通过在寄存器前后分别加上反相器INV0和INV1，保持原有的逻辑关系，但是在复位后，全0的状态在INV1的作用下变为1，从而自动地进入到正常的状态转换圈。在原逻辑上增加一或非门，对所有状态寄存器的输出Q进行或非，目的是将反相器之间的寄存器为1(其它寄存器都为0)的状态引入到正常状态圈中。下面结合附图详细讲述本专利技术的实施方式本专利技术将用简单有效的方法对PRBS产生器进行自愈设计。第一，通过对设计中任意一反馈移位寄存器两侧同时加一反相器就可以将全0的状态圈转到有用状态圈上来实现PRBS产生的自愈设计。该方法针对PRBS11、PRBS15、PRBS23等等均能有效自愈。第二，将反馈逻辑设计D0在原来的基础上与所有状态寄存器的或非值相或，然后反馈至反馈点D0，就能将反相器INV0和INV1之间的寄存器为1(其它寄存器为全0)的状态变成有用状态转换圈上的一个分支(见图2)。将以上两种改进结合起来，便可以对PRBS产生电路进行自愈设计的改造。本专利技术对PRBS11、PRBS15、PRBS20、PRBS23等均有效。以PRBS11为例D0的输出Q端连接到D1的输入D端，D1的输出Q端与D2的输入D端相连，D2的输出Q端与D3的输入D端相连，D3的输出Q端与D4的输入D端相连，D4的输出Q端连接到反相器INV0的输入上，INV0的输出连接到D5的输入D端，D5的输出Q端连接到反相器INV1的输入端；INV1的输出端连接到D6的输入D端，D6的输出Q端连接到D7的输入D端，D7的输出Q端连接到D8的输入D端，D8的输出Q端连接到D9的输入D端，D9的输出Q端连接到D10的输入D端。D10的Q端输出和D8的Q端输出相异或输出为XOR1，再将D0-D10的所有输出Q端(对不同的PRBS方式相同)进行或非输出为NOR1，将XOR1与NOR1相或输出连接到D0的输入D端。本设计为全同步和带全局异步复位的电路，D0-D10的时钟都连接在CLK上，异步复位CLR都连接在RESET上。综上所述，本专利技术通过电路上增加两个反相器和一个或非逻辑门就能有效地对PRBS产生电路在进入无效状态后进行自愈恢复。这是其它的功能类似的电路所不具备的优点。权利要求1.一种实现伪随机码序列产生器自愈的装置，包括构成多项式的反馈移位寄存器，用于寄存状态序列；反馈逻辑，将最后一个反馈移位寄存器的输出和与之相隔的另一个反馈移位寄存器的输出进行异或，其输出反馈至第一个反馈移位寄存器的输入；所述反馈移位寄存器的同步时钟连接至CLK；其特征在于还包括一对反相器在复位为全0状态后，不改变逻辑关系，自动将全0状态引出变为正常状态圈中的一个状态；一个或非逻辑门将逻辑为全0的异常状态引入到正常状态圈中的一个状态；所述反馈移位寄存器的异步复位CLR连接至RESET。2.如权利要求1所述实现伪随机码序列产生器自愈的装置，其特征在于所述反相器连接至任意一反馈移位寄存器的两侧，在复位后，全0状态在反相器的作用下变为1，将全0的状态圈转到有用状态圈，从而自动地进入到正常的状态转换圈。3.如权利要求1或2所述实现伪随机码序列产生器自愈的装置，其特征在于对所有反馈移位寄存器的输出相或非，将反相器之间寄存器为1的状态引入到正常状态圈。4.如权利要求1或2所述实现伪随机码序列产生器自愈的装置，其特征在于所述反馈逻辑，对经异或的输出和或非的输出相或，其输出反馈至第一个反馈移位寄存器的输入，将反相器之间反馈移位寄存器为1、其它寄存器为全0的状态变成有用状态转换圈上的一个分支。5.如权利要求1或2所述实现伪随机码序列产生器自愈的装置，其特征在于所述一对反本文档来自技高网...

【技术保护点】
一种实现伪随机码序列产生器自愈的装置，包括：　构成多项式的反馈移位寄存器，用于寄存状态序列；反馈逻辑，将最后一个反馈移位寄存器的输出和与之相隔的另一个反馈移位寄存器的输出进行异或，其输出反馈至第一个反馈移位寄存器的输入； 所述反馈移位寄存器的同步时钟连接至ＣＬＫ；其特征在于还包括：一对反相器：在复位为全０状态后，不改变逻辑关系，自动将全０状态引出变为正常状态圈中的一个状态；一个或非逻辑门：将逻辑为全０的异常状态引入到正常状态圈中的 一个状态；所述反馈移位寄存器的异步复位ＣＬＲ连接至ＲＥＳＥＴ。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：成守红，尹辉，杨冲，汪光华，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：94[中国|深圳]