一种时钟信号检测电路制造技术

一种时钟信号检测电路，其特征在于，包括：　　　　一个电压控制延迟单元、异或门、反相器、低通滤波器、ＰＭＯＳ管、恒流源、电阻、电容和电平转换电路；　　　　输入时钟同时连接电压控制延迟单元的时钟输入端和异或门的一个输入端，电压控制延迟单元的输出接异或门的另一个输入端；异或门的输出同时连接反相器的输入和低通滤波器的输入端，低通滤波器的输出端接电压控制延迟单元的电压控制端；反相器的输出接ＰＭＯＳ管的栅极；ＰＭＯＳ管的源端接恒流源的输出，恒流源的另外一端接电源；ＰＭＯＳ管的漏端同时连接并联的电阻和电容的一端和电平转换电路的输入端，并联电阻和电容的另外一端接地；电平转换电路的输出就是检测电路的输出。

【技术实现步骤摘要】

本专利技术涉及的是数字电路领域，具体涉及的是时钟信号检测电路。
技术介绍
时序逻辑数字电路中，时钟信号是很关键的信号，如果时钟信号丢失或有误，那么这些数字电路的功能就不会被实现，所以检测这个时钟信号就很必要。检测时钟信号时，如果用常用的时序逻辑，就要再额外提供一个很可靠的时钟为这个检测电路服务。而如果用组合逻辑电路来实现，就不需要用额外的时钟信号，检测电路工作也更可靠。在用组合逻辑实现的检测电路中，美国专利号为US6707320B2的专利提供了一种时钟检测电路，如图1所示。时钟信号一路直接输入异或门，一路经过一定时间的延时后输入异或门的另外一端，经过异或操作后在时钟的每个上升和下降沿得到一个脉冲信号，这个信号控制NMOS管的开和关，从而控制和PMOS管并联的电容的充电和放电。时钟信号正常时，NMOS管处于不断的开关状态对电容进行充放电，这里PMOS管对电容的放电电流大于NMOS管对电容的充电电流，这样施密特触发器输入的电压不断降低，当低于它的低电平阈值时输出低电平，经过反相器后时钟检测电路指示高。如果时钟信号丢失时，异或门输出低电平，NMOS管关断，电容被PMOS管放电到高电平，触发器输出高电平，经过反相器后时钟检测电路指示低。这个电路的缺点体现在以下几个方面一是用缓冲器来延迟时钟电路时，由于工艺偏差、工作温度等的影响，电路的延迟时间变化很大，导致异或门输出的脉冲宽度也在很大的范围变化，最差时会不能正确检测时钟信号；二是当输入时钟信号的频率变化时，缓冲器的延迟时间也会发生变化。
技术实现思路
本专利技术的目的为了解决现有技术中的缓冲器的延迟时间随工艺偏差、工作温度和输入信号频率变化的问题而提出的一种时钟信号检测电路。为了实现上述专利技术目的，本专利技术具体是这样实现的一种时钟信号检测电路，其特征在于，包括一个电压控制延迟单元、异或门、反相器、低通滤波器、PMOS管、恒流源、电阻、电容和电平转换电路；输入时钟同时连接电压控制延迟单元的时钟输入端和异或门的一个输入端，电压控制延迟单元的输出接异或门的另一个输入端；异或门的输出同时连接反相器的输入和低通滤波器的输入端，低通滤波器的输出端接电压控制延迟单元的电压控制端；反相器的输出接PMOS管的栅极；PMOS管的源端接恒流源的输出，恒流源的另外一端接电源；PMOS管的漏端同时连接并联的电阻和电容的一端和电平转换电路的输入端，并联电阻和电容的另外一端接地；电平转换电路的输出就是检测电路的输出。所述电压延迟控制单元，具体包括四个基本的电压控制延迟单元和缓冲器；所述基本的电压控制延迟单元包括两个NMOS管和一个PMOS管；所述缓冲器用于对电压控制延迟单元输出的时钟进行整形。所述电压控制延迟单元的延迟时间和控制电压成反比，当控制电压高时，延迟时间小，控制电压低时，延迟时间变大； 电压控制延迟单元的最大延迟时间和最小延迟时间的差小于输入时钟信号的周期。异或门的输出脉冲宽度可以保持固定不变。所述恒流源，包括两个PMOS管和1个NMOS管；所述恒流源的电流大于经过所述电阻对所述电容放电的电流；所述电阻和电容的乘积大于两倍的输入时钟信号的周期。所述低通滤波器，可以采用无源低通滤波器，也可以采用有源低通滤波器。所述无源低通滤波器，包括NMOS管、PMOS管、电阻以及两个电容。所述电平转换电路，可以采用施密特触发器、缓相器实现，也可以采用比较器等电路来实现。采用本专利技术所述的时钟信号检测电路，与现有技术中的时钟信号检测电路相比，由异或门、电压控制延迟单元、和低通滤波器组成的回路可以控制异或门输出的脉冲宽度，避免了由于工艺、温度等变化导致异或门输出脉冲宽度太小，而使后面的开关电路不能正常工作。同时当输入信号频率改变时，由于本专利技术的电路具有电压延迟时间调节的功能，异或门的输出脉冲宽度也可以保持固定不变，使时钟检测电路可以更可靠地工作。附图说明图1是专利号为US6707320B2结构图；图2是本专利技术所述时钟信号检测电路结构图；图3是本专利技术的电压控制延迟单元延迟时间与控制电压的关系图；图4是本专利技术所述的时钟信号检测电路的关键点波形图； 图5是本专利技术实施例的结构图；图6是本专利技术实施例中电压控制延迟单元的实施例。具体实施例方式下面结合本专利技术所述装置的具体实施方式做进一步详细地说明。一种时钟信号检测电路，包括一个电压控制延迟单元、异或门X、反相器I、低通滤波器、PMOS管M、恒流源I0、电阻R、电容C和电平转换电路，具体电路详见图2。时钟信号检测电路的具体连接如下输入时钟同时连接电压控制延迟单元的时钟输入端和异或门X的一个输入端，电压控制延迟单元的输出接异或门X的另一个输入端；异或门的输出同时连接反相器的输入和低通滤波器的输入端，低通滤波器的输出端接电压控制延迟单元的电压控制端；反相器的输出接PMOS管M的栅极；M管的源端接恒流源的输出，恒流源的另外一端接电源；M管的漏端同时连接并联的电阻R和电容C的一端和电平转换电路的输入端，并联R和C的另外一端接地；电平转换电路的输出就是时钟信号检测电路的输出指示信号。时钟信号检测电路输出高电平表示时钟信号正常，时钟信号检测电路输出低电平表示时钟信号丢失。电压控制延迟单元的延迟时间和控制电压的关系见图3，延迟时间和控制电压成反比。当控制电压高时，延迟时间小；控制电压低时，延迟时间变大。电压控制延迟单元的最大延迟时间和最小延迟时间的差小于输入时钟信号的周期。图4为本专利技术主要结点的波形图。A点是控制PMOS管M的波形图，低电平时PMOS打开对电容C充电，B点为电容C上的电压波形，这个电压经过电平转换后输出。图5是本专利技术所述装置实施例的结构图。PMOS管M2、M3和NMOS管M4构成电流源I0，NMOS管M5、PMOS管M6、电阻R2、电容C2和C3构成低通滤波器。低通滤波器是通过异或门X输出的脉冲信号控制由NMOS管M5和PMOS管M6组成的电荷泵对电容C2和C3的充放电，高电平时M5打开对电容C2、C3放电，低电平时M6打开对电容C2、C3充电，从而实现滤波功能。图6为电压控制延迟单元的电路图，NMOS管M11、M12和PMOS管M13组成了一个基本的电压控制延迟单元，通过电压控制NMOS管M11的电流大小可以控制基本延迟单元的延迟时间大小；M14、M15、M16，M17、M18、M19和M20、M21、M22分别组成另外三个基本的电压控制延迟单元，四个这样的延迟单元和缓冲器buf组成完整的电压控制延迟单元，缓冲器buf的作用是对延迟单元输出的时钟信号进行整形。电平转换电路用施密特触发器电路。该时钟信号检测电路的工作原理为当时钟信号丢失时，由于延迟单元对直流信号没有影响，输入到异或门的两个输入端信号相同，异或门输出低电平，经过反相器后输出高电平控制M1管关断。电容C1上的电荷通过R1进行放电，当放电到低于施密特触发器电路的转换低电平时，电平转换电路输出低电平，表示时钟信号丢失。当时钟信号正常时，电压控制延迟单元会对输入的时钟信号产生一定的延迟，经过延迟的时钟信号和没有经过延迟的时钟信号进行异或操作，就会在每个时钟沿产生一个脉冲。当脉冲为低电平时，M1管打开，电流源对电容C1充电；当脉冲为高电平时，M1管关闭，电流源对电容C1放电。如果由于工艺偏差、工作温度变本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：林满院，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：