具有低位错密度的氮化镓族晶体基底部件及其用途和制法制造技术

一种ＧａＮ族晶体基底部件，它包括基底衬底，部分覆盖所述基底衬底的表面的以得到掩模区的掩模层，在其上生长覆盖掩模层的ＧａＮ族晶体层，ＧａＮ族晶体层的一部分与基底衬底的无掩模区直接接触，它在半导体元件的用途，它的制造和控制位错线的方法。本发明专利技术的制造方法能够在ＧａＮ族晶体层中制造位于掩模区或无掩模区上面的具有低位错密度的部分。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及GaN(氮化镓)族晶体基底部件及其用途(如半导体发光元件)和制造方法。关于GaN半导体材料的晶体生长得到一种厚膜的常规方法包括在蓝宝石的衬底上形成ZnO或类似的缓冲层和用HVPE方法生长GaN半导体材料。它的改进技术涉及使用由尖晶石、LGO、LAO、ZnO、SiC等制造的衬底或显示出容易解理特性的衬底，来代替蓝宝石衬底。可是，因为不同的晶格常数和热膨胀系数，通过GaN半导体材料的晶体生长得到厚膜导致在GaN和蓝宝石衬底的界面上产生大量的应力，这样依次导致GaN破坏的问题和不能得到大的衬底。另外，这种方法只能产生有很大的位错密度(如1×109cm-2-1×1010cm-2)的衬底。位错在这里意味着在晶格不匹配的情况下在衬底上生长半导体层时发生了缺陷。这样产生的位错沿着晶体层的生长方向向上伸展并通过一个有源层，形成称为位错线(连续位错)的连续位错部分。因为这种位错是一种晶格缺陷，当GaN半导体材料用于发光元件时，它作为不发光复合中心或最终导致漏电流的通路，这将降低发光性能并缩短服务寿命。因此，本专利技术的一个目的就是提供具有低位错密度GaN族晶体基底部件。本专利技术的另一个目的是提供前述提到的GaN族晶体基底部件的用途。本专利技术还有一个目的是提供一种生产前述提到的GaN族晶体基底部件的生产方法和使用该部件生产发光元件的方法。本专利技术涉及的GaN族晶体基底部件包括基底衬底、部分地覆盖所述基底表面的掩模层和在其上生长的覆盖前述的掩模层并部分同没有掩模的基底衬底直接接触的GaN族晶体层。所述的基底衬底允许GaN族晶体沿着作为厚度方向的C轴生长。掩模层由基本上没有GaN族晶体生长的材料制成。因此，局部覆盖有掩模层的基底衬底被简单称为“生长衬底”，它的意思是用于生长GaN族晶体。GaN族晶体层以衬底的没有掩模的区域为生长起始点，直到它覆盖了整个掩模层。从而形成了一个包括基底衬底、掩模层和GaN族晶体层的GaN族晶体基底部件。本专利技术的GaN族晶体基底部件的生产方法包括用基本上没有晶体生长的材料制成的掩模覆盖基底衬底的部分表面，然后以基底衬底的没有掩模的区域为生长起始点生长GaN族晶体层。直到它的厚度足够覆盖所述的掩模层。附图说明图1(a)、(b)是与本专利技术有关的GaN族晶体基底部件及其生长期间状态的剖面图。图2显示本专利技术中使用的掩模层图形的一个实施例。图3是常规的GaN族晶体基底部件的剖面图。图4是本专利技术的GaN族晶体基底部件的另一个实施例的剖面图。图5(a)、(b)显示了本专利技术中将用于生长的衬底的一个实施例。图6显示了本专利技术中将用于生长的衬底的一个实施例和掩模层上开口的布图。图7显示本专利技术中开口布图的效果。图8(a)、(b)显示在本专利技术中晶体从开口处沿着横向的方向生长。其中，图8(a)显示了GaN族晶体从图1所示的方形开口(两点划线)出来，沿横向生长。图8(b)显示GaN族晶体从四方向一处合并。图9(a)、(b)显示使用本专利技术生长用的衬底生产GaN族发光二极管的步骤。图10(a)、(b)显示元件和它的有源部分的宽度的例子。图11是使用本专利技术用于生长的衬底在生产期间的GaN族条形激光器的透视图，其中图中两端的点线是分割线，省略了电极。图12(a)-(c)显示了一种根据本专利技术控制位错线的方法和一个根据本专利技术制造GaN族晶体基底部件方法的实施例。图13(a)-(c)显示了另一种根据本专利技术控制位错线的方法和另一个根据本专利技术制造GaN族晶体基底部件方法的实施例。图14显示通过图12的方法得到的GaN族发光元件的实施例。图15显示通过图13的方法得到的GaN族发光元件的实施例。图16显示通过本专利技术的制造方法得到的GaN族晶体基底部件的结构的实施例。在本说明书中，当有六方晶系的晶体(如GaN族晶体和蓝宝石衬底)的晶格平面用米勒(Miller)指数(h，k，i，l)表示，并且指数为负时，在指数的前面加一个负号。它不是代表减号，而是采用了普遍接受的米勒指数的表示方法。例如，GaN族晶体有六个棱柱面(特殊面)平行于C轴。它们中的一个面用(1-100)表示，当六个面等同的表示时，用符号{1-100}表示。垂直于前述的{1-100}平面并且平行于C轴的平面等同地用{11-20}表示。垂直于(1-100)平面的晶向用表示，集中地等同到那的晶向用&#601-100&#62表示。垂直于(11-20)平面的晶向用表示，集中地等同到那的晶向用&#6011-20&#62表示。当米勒指数在图形中显示，并且指数为负时，在指数数字的上面加一横杠，其它标识遵循那些米勒指数。本专利技术中使用的晶向是GaN族晶体在基底衬底上的生长方向，它的厚度方向为C轴方向。本专利技术所指的无位错不仅仅意味理论上可能的完全无位错的理想状态，而且指位错密度足够低的情况，即同用缓冲层在蓝宝石衬底上生长GaN族晶体时的位错密度相比，从工业的角度，位错的影响低到可以忽略的程度。本专利技术的GaN族是指有如下公式(formulaInxGaxAlzN(0≤X≤1，0≤Y≤1，0≤Z≤1，X+Y+Z=1))的材料，尤其包括由GaN，AlGaN，InGaN等能用于厚膜的材料。为避免因为GaN与蓝宝石衬底之间不同的晶格常数和热膨胀系数引起的破裂，和如图3(日本专利未审查公开号№273367／1995)所示，在暴露在衬底表面的开口处(非掩模区)生长芯片大小的GaN层30，本专利技术人以前建议在基底衬底1上形成有晶格图形的掩模层2。本专利技术人随后的研究揭示出，当设置好的GaN层30进一步生长时，晶体不仅在厚度方向生长，而且每个GaN层30在掩模层2上横向生长，如图1(a)所示。它进一步表明不同的生长条件导致依赖晶向的晶体生长。进一步发现上述提到的晶体存在的位错可从包括衬底的基底开始，或者在特定的生长界面生成，并且随着晶体的生长而生长。当GaN晶体以无掩模部分作为起始点开始生长时，覆盖掩模层所必须的厚度和低位错密度部分的位置将不同，这取决于掩模层的方向(掩模区和无掩模区的边界线的方向)和在GaN晶体生长期间的气氛。如图1(b)所示，当前述提到的横向生长继续进行，完全覆盖了掩模层2，并且得到了一个又大又厚，没有裂缝且缺陷较少的GaN层3。据推测，因为掩模层2和GaN层3在界面上只是彼此接触，所以导致应力的减轻，裂缝就不存在了。本专利技术就是基于这些发现。如图1的实施例所示，在本专利技术的GaN族晶体基底部件中，由掩模层2部分覆盖基底衬底1的表面，GaN族晶体层3从基底衬底1的无掩模区11生长并覆盖掩模层2。前述提到的基底衬底1的材料可以是，例如，蓝宝石晶体(C面，A面)，岩石晶体，SiC等，这些被广泛地应用到形成GaN族晶体层，尤其是最好采用蓝宝石(C面)衬底。衬底的表面可以有ZnO，MgO，AlN等缓冲层，来降低在衬底和GaN族之间晶格常数和热膨胀系数的差异。另外，可以适当的使用在所述的缓冲层上形成具有InxGaYAlzN(0≤X≤1，0≤Y≤1，0≤Z≤1，X+Y+Z=1)薄层的材料，如GaN或GaAlN。该基底衬底能降低新从无掩模区生成的GaN族晶体层3的位错密度，并且，提供GaN族晶体层3良好的结晶度。掩模层2上应基本上不能生长GaN族本文档来自技高网...

【技术保护点】
ＧａＮ族晶体基底部件，其包括：基底衬底，覆盖部分所述基底衬底的掩模层，以给出掩模区，在其上生长并覆盖所述掩模层的ＧａＮ族晶体层，ＧａＮ族晶体部分与基底衬底的无掩模区直接接触。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：只友一行，宫下启二，冈川広明，平松和政，大内洋一郎，泽木宣彦，矢桥胜典，柴田巧，
申请(专利权)人：三菱电线工业株式会社，
类型：发明
国别省市：JP[日本]