高压元件及其制造方法技术

本发明专利技术公开了一种高压元件及其制造方法。该高压元件包括栅极、二源极／漏极区以及复合栅介电层。栅极，位于基底上。两源极／漏极区分别位于栅极两侧的基底中。复合栅介电层位于栅极与基底之间，其至少包括堆叠的至少两连续层，分别自栅极的一侧延伸至另一侧，其中该至少两连续层为热氧化层和化学气相沉积层的组合，以形成均匀的栅介电层。

【技术实现步骤摘要】

本专利技术涉及一种集成电路及其制造方法，且特别涉及一种高压元件及其 制造方法。
技术介绍
金属氧化物半导体晶体管是半导体元件中最基本的电子单元。典型的金 属氧化物半导体晶体管包括栅极、栅氧化层以及源极/漏极区。栅极位于基底 上方，以栅氧化层与基底隔绝。源极/漏极区则是具有相同掺杂的掺杂区，位 于栅极两侧的基底之中。典型的栅氧化层的形成方法是通过热氧化工艺，使暴露于氧气环境中的 基底表面形成氧化硅层。然而，基底表面的氧化速率不一，以致所形成的氧化硅层的厚度不均。特別是，在有源区中心位置的基底表面的氧化速率较高； 而有源区与隔离结构边界的基底表面，尤其是隔离结构的转角处，则因为其 物理结构的影响导致其氧化速率较低，以致所形成的栅氧化层的厚度在有源 区中心的厚度较厚，而在有源区边缘的厚度较薄。对于高压元件来说，例如 是全耗尽金属氧化物半导体晶体管(Fully Depleted Metal Oxide Semiconductor Transistor, FDMOS )的高压元件，由于目标的4册氧化层的厚 度非常厚，采用典型的热氧化方法来形成栅氧化层时，将使得有源区中心与 边缘两处的厚度差距更为明显。在4册极施加高压期间，薄的栅氧化层易造成 崩溃，特别是随时间的击穿特性(Time-D印endent-Dielectric-Breakdown, TDDB)，对于元件的可靠度的影响甚巨。
技术实现思路
本专利技术就是在提供一种，其具有厚度均匀的栅介 电层，由此改善元件的崩溃特性，提升元件的可靠度。本专利技术提出一种高压元件，其包括栅极、两源极/漏极区以及复合栅介电 层。栅极，位于基底上。两源极/漏极区分别位于栅极两侧的基底中。复合栅介电层位于栅极与基底之间，其至少包括堆叠的两连续层，分别自栅极的一 侧延伸至另一侧。两连续层包括热氧化层与化学气相沉积的沉积层。热氧化 层位于基底上。化学气相沉积的沉积层位于热氧化层上并与之接触。依照本专利技术实施例所述，上述的高压元件中，化学气相沉积的沉积层包 括以四乙基硅氧烷做为反应气体源所形成的氧化硅层。依照本专利技术实施例所述，上述的高压元件中，化学气相沉积的沉积层包 括高温热氧化层。依照本专利技术实施例所述，上述的高压元件中，热氧化层与化学气相沉积的沉积层的厚度比约为1:0.5 ~ 1:1.5。依照本专利技术实施例所述，上述的高压元件还包括两隔离结构，分别位于 栅极与两源农l/漏极之间的基底中。依照本专利技术实施例所述，上述的高压元件中，化学气相沉积的沉积层延 伸覆盖至部分两隔离结构上。依照本专利技术实施例所述，上述的高压元件中，堆叠的至少两连续层是由 单 一热氧化层和单 一化学气相沉积的沉积层组合而成。依照本专利技术实施例所述，上述的高压元件中，堆叠的至少两连续层是由 多层热氧化层和单一化学气相沉积的沉积层组合而成。依照本专利技术实施例所述，上述的高压元件中，堆叠的至少两连续层是由 多层热氧化层和多层的化学气相沉积的沉积层组合而成。依照本专利技术实施例所述，上述的高压元件中，堆叠的至少两连续层是由 单 一 热氧化层和多层的化学气相沉积的沉积层组合而成。本专利技术提供一种高压元件的制造方法。此方法是在基底上形成复合栅介 电层，复合栅介电层至少包括堆叠的两连续层。然后，在复合栅介电层上形 成栅极。之后，在栅极两侧的基底中分别形成源极/漏极区。依照本专利技术实施例所述，上述的高压元件的制造方法中，复合栅介电层 的形成方法包括在基底上形成热氧化层，然后，在热氧化层上形成化学气相 沉积的沉积层。依照本专利技术实施例所述，上述的高压元件的制造方法还包括在形成化学 气相沉积的沉积层之后进行热回火工艺。依照本专利技术实施例所述，上述的高压元件的制造方法中热回火工艺是在 炉管中进行。依照本专利技术实施例所述，上述的高压元件的制造方法中，热回火工艺的温度约为摄氏1150士50度。依照本专利技术实施例所述，上述的高压元件的制造方法中，热回火工艺的 时间约为30±5分钟。依照本专利技术实施例所述，上述的高压元件的制造方法中，热氧化层与化 学气相沉积的沉积层的形成方法是先在基底上形成图案化掩才莫层，其具有一 开口，棵露出基底。接着，进行热氧化工艺，以使开口所棵露的基底成长形 成热氧化层。然后，进行化学气相沉积工艺，以在图案化掩模层以及热氧化 层上形成沉积材料层。之后，在基底上方形成图案化光致抗蚀剂层，覆盖热 氧化层上方的沉积材料层。其后，移除未被图案化光致抗蚀剂层所覆盖的沉 积材料层，使留下的沉积材料层形成化学气相沉积层。接着，移除图案化光 致抗蚀剂层以及图案化掩^^莫层。依照本专利技术实施例所述，上述的高压元件的制造方法中，掩模层包括依 序形成在基底上的垫氧化层与氮化硅层。依照本专利技术实施例所述，上述的高压元件的制造方法中，化学气相沉积 的沉积层包括以四乙基硅氧烷做为反应气体源所形成的氧化硅层。依照本专利技术实施例所述，上述的高压元件的制造方法中，化学气相沉积 的沉积层包括高温热氧化层。依照本专利技术实施例所述，上述的高压元件的制造方法中，热氧化层与化 学气相沉积的沉积层的厚度比约为1:0.5-1:1.5。依照本专利技术实施例所述，上述的高压元件的制造方法中，在形成复合栅 介电层之前还包括在基底中形成两隔离结构，复合栅介电层是形成在两隔离 结构的内侧之间的基底上；两源极/漏极区是形成在两隔离结构的外侧的基底 中。依照本专利技术实施例所述，上述的高压元件的制造方法中，堆叠的至少两 连续层的形成方法包括先形成单一热氧化层，再于单一热氧化层上形成单一 化学气相沉积的沉积层。依照本专利技术实施例所述，上述的高压元件的制造方法中，堆叠的至少两 连续层的形成方法包括形成多层的热氧化层，再于多层的热氧化层上形成单 一化学气相沉积的沉积层。依照本专利技术实施例所述，上述的高压元件的制造方法中，堆叠的至少两连续层的形成方法包括形成多层的热氧化层，再于多层的热氧化层上形成多 层的化学气相沉积的沉积层。依照本专利技术实施例所述，上述的高压元件的制造方法中，堆叠的至少两 连续层的形成方法包括形成单一热氧化层，再于单一热氧化层上形成多层的 化学气相沉积的沉积层。本专利技术的高压元件的栅介电层的厚度均匀，因此，可以改善元件的崩溃 特性，提升元件的可靠度。为让本专利技术的上述和其他目的、特征和优点能更明显易懂，下文特举优 选实施例，并配合所附图示，作详细说明如下。附图说明图1A至图1C是依照本专利技术实施例所绘示的一种高压元件的制造方法 的流程剖面图。图2至4分别绘示具有不同的复合栅介电层的高压元件的局部放大示意图。附图标记说明 100:基底102、 103:隔离结构 102a、 103a:内侧 102b、 103b:外侧 104:掩模层 106:垫氧化层 107:开口 108:氮化硅层110、 210a、 210b、 210c、 410:热氧化层112、 U2a、 212、 312a、 312b、 312c、 412a、 412b、 412c: CVD沉积层 114、 120:光致抗蚀剂层 116:复合栅介电层 118:导电层 119:栅极119a、 119b:侧边122:间隙壁124、 126:源4及/漏极区130、 132、 134:有源区200:高压元件210:堆叠热氧化层312、 412:堆叠CVD沉积层具体实施例方式图1A至图本文档来自技高网...

【技术保护点】
一种高压元件，包括：　栅极，位于基底上；　两源极／漏极区，分别位于该栅极两侧的该基底中；以及　复合栅介电层，位于该栅极与该基底之间，其包括堆叠的至少两连续层，分别自该栅极的一侧延伸至另一侧，其中该堆叠的至少两连续层为至少一热氧化层和至少一化学气相沉积的沉积层组合。

【技术特征摘要】

【专利技术属性】
技术研发人员：马云涵，李明宗，梁世明，陈辉煌，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]