高压元件与高压元件的顶层的制造方法技术

本发明专利技术涉及一种高压元件，其包括第一导电型的基底、栅极、第二导电型的阱区、第二导电型的源极区与漏极区、多个导电层以及第一导电型的顶层。栅极设置于基底上，阱区设置于栅极一侧的基底中。源极区设置于栅极另一侧的基底中，漏极区设置于阱区的基底中。多个导电层设置于栅极与漏极区之间的基底上。顶层设置于导电层下方的阱区的基底中，其中，接近栅极的这部分顶层的厚度大于远离栅极的这部分顶层的厚度。本发明专利技术还涉及一种高压元件的顶层的制造方法。

【技术实现步骤摘要】

本专利技术涉及一种半导体元件及其构件的制造方法，且特别涉及一种高压 元件以及高压元件的顶层的制造方法。
技术介绍
随着集成电路的蓬勃发展，电子产品的种类繁多且日新月异，其中，在 高电压的系统中便需要设计能够耐受高压的高压元件。以横向扩散金属氧化物半导体(LDMOS)元件为例，具有高击穿电压Vbd以及在操作时的低导通阻 值CRoJ是十分重要的。一般而言，目前在的LDMOS元件中，会设置有场平板以利用其遮蔽效 应，降低电场的集聚。另外，在阱区中也会设置有相反导电型的顶层，以提 高LDMOS元件在关闭状态(Off state)下的击穿电压(Breakdown Voltage)。这 种具有顶层的高压元件在关闭状态下，其击穿电压可高达564伏特。然而，由于顶层的导电型与阱区相反，连带地会使得元件中的沟道阻值 升高，降低了元件的操作速度。再者，此种具有已知的顶层的高压元件，在 开启状态(Onstate)下，无法维持足够的击穿电压，而大大削弱'了元件的应用。 请参考图3，图3是依照已知一种高压元件于栅极电压为15伏特时，内部电 压与总电流的关系图。由图中可知，当内部电压超过280伏特的时候，就产 生了十分明显的电击穿现象，电流一路上升。也就是说，此种高压元件在开 启状态时，击穿电压仅为280伏特，无法达到元件的需求。
技术实现思路
本专利技术提供一种高压元件，可以在关闭状态与开启状态皆维持一定的高 击穿电压。本专利技术提供一种高压元件的顶层的制造方法，利用注入区域大小不同的 两次离子注入工艺，形成一层顶层，此顶层的不同部分具有不同的厚度，而 能够增进高压元件的击穿电压。本专利技术提出一种高压元件，包括第一导电型的基底、栅极、第二导电型 的阱区、第二导电型的源极区与漏极区、多个导电层以及第一导电型的顶层。 栅极设置于基底上，第二导电型的阱区设置于栅极一侧的基底中，第二导电 型源极区则设置于栅极另 一侧的基底中。第二导电型的漏极区设置于阱区 中。多个导电层设置于栅极与漏极区之间的基底上。第一导电型的顶层设置 于阱区的基底中，其中，接近栅极的这部分顶层的厚度大于远离栅极的这部 分顶层的厚度。在本专利技术的一实施例中，上述的高压元件，其中顶层包括接近栅极的第 一部分与远离4t极的第二部分，且第一部分厚于第二部分。在本专利技术的一实施例中，上述的高压元件，其中顶层上方的其中一导电 层，覆盖住第一部分与第二部分之间的交界处。在本专利技术的一实施例中，上述的高压元件，其中顶层远离栅极的末端， 位于导电层下方。在本专利技术的一实施例中，上述的高压元件，其中第一部分的横向尺寸约占顶层横向尺寸的25% ~50%。在本专利技术的一实施例中，上述的高压元件，其中这些导电层是作为场平 板之用。在本专利技术的一实施例中，上述的高压元件，其中阱区延伸至栅极下方的基底中。在本专利技术的一实施例中，上述的高压元件，其中第一导电型为P型。 在本专利技术的一实施例中，上述的高压元件，其中第二导电型为N型。 本专利技术提出一种高压元件的顶层的制造方法，适用于第一导电型的基 底，基底上已形成有至少栅极与多个导电层，栅极一侧的基威中形成有第二 导电型的阱区，且这些导电层位于阱区的基底上，此方法例如是先进行第一 离子注入工艺，在预定区域注入第一导电型离子，预定区域位于阱区的基底 中且接近栅极，预定区域包括接近栅极的第一区域。接着进行第二离子注入 工艺，在第一区域的基底中注入第一导电型离子。在本专利技术的一实施例中，上述的高压元件的顶层的制造方法，其中预定 区域上方的其中 一导电层，覆盖住第 一 区域远离栅极的末端。在本专利技术的一实施例中，上述的高压元件的顶层的制造方法，其中预定 区域远离冲册极的末端，位于导电层下方。在本专利技术的一实施例中，上述的高压元件的顶层的制造方法，其中第一区域的横向尺寸约为预定区域的横向尺寸的25% ~50%。在本专利技术的一实施例中，上述的高压元件的顶层的制造方法，其中第二 离子注入工艺与第一离子注入工艺的注入剂量约略相同。在本专利技术的一实施例中，上述的高压元件的顶层的制造方法，其中第二 离子注入工艺与第 一 离子注入工艺的注入能量约略相同。在本专利技术的一实施例中，上述的高压元件的顶层的制造方法，其中栅极 与这些导电层是于同一步骤中所形成的。在本专利技术的一实施例中，上述的高压元件的顶层的制造方法，其中在预 定区域注入第 一导电型离子的方法包括先在基底上形成图案化掩模层，棵露 出预定区域，然后进行第一离子注入工艺，在预定区域注入第一导电型离子。 继而再移除图案化掩模层。在本专利技术的一实施例中，上述的高压元件的顶层的制造方法，其中在第 一区域注入第 一导电型离子的方法例如是先在基底上形成图案化掩模层，棵 露出第一区域。接着，进行第二离子注入工艺，在预定区域注入第一导电型 离子。然后再移除图案化掩模层。在本专利技术的一实施例中，上述的高压元件的顶层的制造方法，其中第一 导电型为p型。在本专利技术的一实施例中，上述的高压元件的顶层的制造方法，其中第二导电型为N型。本专利技术因于高压元件中采用了 一层顶层，此顶层在不同部分具有不同的 厚度，因此既可以兼顾关闭状态下的高击穿电压，又可以提高元件在开启状 态下的高击穿电压，使高压元件可以耐受较高的电压，在高压系统中正常地 运作。 .为让本专利技术的上述特征和优点能更明显易懂，下文特举优选实施例，并 配合所附图示，作详细i^明如下。附图说明图1A至图1C是依照本专利技术一实施例的一种高压元件的制造流程剖面图。图2A是依照本专利技术 一 实验例的高压元件在关闭状态下的内部电压与总电流的关系图。图2B是依照本专利技术一实验例的高压元件在栅极电压为15伏特下的内部电压与总电流的关系图。图3是已知一种高压元件在栅极电压为15伏特下的内部电压与总电流 的关系图。附图标记说明100基底110.阱区115:预定区域115a:第一区域115b:第二区域120介电层130栅极140导电层145、155:图案化掩模层150第一离子注入工艺160第二离子注入工艺170:掺杂层180:顶层180a:第一部分180b:第二部分190:源极区195:漏极区具体实施例方式图1A至图1C是绘示本专利技术一实施例的一种高压元件的顶层的制造流程剖面图。请参照图1A，本方法是先提供基底100,基底100例如是P型或N型 硅基底、IIIV族半导体基底或是SOI基底等。在本实施例中，基底100例如 是P型硅基底。基底100上已形成有栅极130与多个导电层140。栅极130与这些导电 层140例如是在同一步骤中，以相同的导电材料一起形成的。例如是先形成 一整层的导电材料层(未绘示)，然后经由光刻蚀刻的方式， 一并定义出栅 极130与导电层140。栅极130与导电层140的材料例如是掺杂多晶硅、金 属、金属硅化物，或是上述材料的组合。这些导电材料的形成方法例如是化 学气相沉积法或是物理气相沉积法。当然，栅极130与导电屋140也可以是 以不同步骤及不同的材料所形成的，其视工艺的设计而定。另外，本实施例是以五个导电层140为例做说明，惟导电层140的个数并不限于此，可以是 更多或是更少。基底100上还形成有一层介电层120,将栅极130、导电层140a~ 140e 与基底100隔离开来。介电层120的材料例如是氧化硅，其形成方法例如是 热本文档来自技高网...

【技术保护点】
一种高压元件，包括：　第一导电型的基底；　栅极，设置于该基底上；　第二导电型的阱区，设置于该栅极一侧的该基底中；　第二导电型的源极区，设置于该栅极另一侧的该基底中；　第二导电型的漏极区，设置于该阱区的该基底中； 　多个导电层，设置于该栅极与该漏极区之间的该基底上；　第一导电型的顶层，设置于这些导电层下方的该阱区的该基底中，其中，接近该栅极的部分该顶层的厚度大于远离该栅极的部分该顶层的厚度。

【技术特征摘要】

【专利技术属性】
技术研发人员：黄志仁，许世明，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]