高压元件结构制造技术

本发明专利技术提供一种高压元件结构，由隔离结构、高压导体层以及金属遮蔽层所组成。隔离结构设置于基底中，且隔离结构的两侧的基底中分别设置有导电区，高压导体层设置于隔离结构的上层中，金属遮蔽层则设置于隔离结构与高压导体层之间，且完全遮蔽隔离结构。

【技术实现步骤摘要】

本专利技术是有关于一种集成电路结构，且特别是有关于一种高压元件结构。
技术介绍
为了在单位面积的硅芯片表面放入更多的晶体管，目前在集成电路业界，多会利用于硅芯片中形成场氧化层(field oxide)或浅沟槽隔离(shallow trench isolation)等隔离结构，以隔绝各个晶体管，避免漏电和短路等不正常导通现象。另外，为了配合晶体管缩小后所增加的内连线需求，多层金属内连线已 成为许多集成电路所采用的方式，上层的导线可能会经过隔离结构或源极/ 漏极区之上方。而于一般电压操作环境下，导线内流通的电流不致影响下方 元件的正常操作，上述的隔离结构仍然能够发挥隔绝各个晶体管的功效。然而，由于高压元件的电源(power)电压一般约介于20 ~ 200伏特之间， 在高压的操作条件下，导线经过之处将会产生增强的垂直电场，很容易提高 晶体管沟道内的电子能量，导致隔离结构两侧的电荷流通。如图5所示，基 底500中的隔离结构510两侧分别为不同晶体管的源极/漏极区515,由于上 方高压导线545的影响，将导致隔离结构510两侧的晶体管间产生漏电、短 路等不正常的导通现象。或者，也有可能造成元件内部不正常的开启，降低 元件的可靠度。这些现象都会连带地减损产品的良率。
技术实现思路
本专利技术提供一种高压元件结构，可以有效地遮蔽上层的高压形成的电场 对于下方隔离结构两侧元件造成的不正常导通现象，提高元件的可靠度。本专利技术提出一种高压元件结构，包括元件、高压导体层以及金属遮蔽层。 元件设置于基底上，高压导体层设置于基底上层，横跨过此元件。金属遮蔽 层则设置于元件与高压导体层之间。在本专利技术之一实施例中，上述的高压元件结构包括金属氧化物半导体晶体管(MOSFET),且金属遮蔽层设置有对应于金属氧化物半导体晶体管接点的开口。在本专利技术之一实施例中，上述的金属氧化物半导体晶体管的接点包括金属氧化物半导体晶体管的源极/漏极或栅极的接触窗或接触垫(contact pad)。 在本专利技术之一实施例中，上述的高压导体层于高压操作条件时，金属遮蔽层维持于接地状态。在本专利技术之一实施例中，上述元件包括设置于基底中的隔离结构，且金属遮蔽层完全遮蔽隔离结构。在本专利技术之一实施例中，上述金属遮蔽层的宽度大于等于隔离结构的宽度。在本专利技术之一实施例中，还包括一遮蔽栅极，设置于隔离结构上，且遮蔽栅极的线宽小于隔离结构的线宽。在本专利技术之一实施例中，上述遮蔽栅极的材质包括多晶硅。 在本专利技术之一实施例中，上述高压导体层于高压操作条件时，金属遮蔽层与遮蔽栅极维持于接地状态。在本专利技术之一实施例中，上述隔离结构两侧分别设置有一源极/漏极区。在本专利技术之一实施例中，上述的隔离结构包括一浅沟槽隔离结构。 在本专利技术之一 实施例中，上述的隔离结构包括一场氧化层。 在本专利技术之一实施例中，还包括一层第一介电层，设置于基底上，覆盖住隔离结构。在本专利技术之一实施例中，还包括一层第二介电层，设置于第一介电层与 高压导体层之间，且金属遮蔽层设置于第二介电层中。本专利技术提出另一种高压元件结构，包括隔离结构、遮蔽栅极、高压导体 层以及金属遮蔽层。隔离结构设置于基底中，遮蔽栅极设置于隔离结构上， 高压导体层设置于基底上层，横跨过隔离结构。金属遮蔽层则设置于元件与 高压导体层之间。在本专利技术之一实施例中，上述的高压元件结构，其中金属遮蔽层完全遮 蔽隔离结构。在本专利技术之一实施例中，上述的高压元件结构，其中金属遮蔽层的宽度 大于等于隔离结构的宽度。在本专利技术之一实施例中，上述的高压元件结构，其中高压导体层横跨过 遮蔽初斤才及。在本专利技术之一实施例中，上述的高压元件结构，其中遮蔽栅极的线宽小 于隔离结构的线宽。在本专利技术之一实施例中，上述的高压元件结构，其中高压导体层于高压 操作条件时，金属遮蔽层与遮蔽栅极维持于接地状态。在本专利技术之一实施例中，上述的高压元件结构，其中遮蔽栅极的材质包 括多晶硅。在本专利技术之一实施例中，上述的高压元件结构，其中隔离结构两侧分别 设置有一元件。在本专利技术之一实施例中，上述的高压元件结构，其中元件包括金属氧化 物半导体晶体管。在本专利技术之一实施例中，上述的高压元件结构，其中隔离结构包括浅沟槽隔离结构。在本专利技术之一实施例中，上述的高压元件结构，其中隔离结构包括场氧化层。在本专利技术之一实施例中，上述的高压元件结构，还包括一第一介电层， 设置于基底上，覆盖住隔离结构。在本专利技术之一实施例中，上述的高压元件结构，还包括一第二介电层， 设置于第一介电层与高压导体层之间，且金属遮蔽层设置于第二介电层中。本专利技术因于上层的高压金属导体层与下层的隔离结构之间，采用可以覆 盖住整个隔离结构的金属遮蔽层，如此将可以有效抑制上方高电压产生的垂 直电场对于下方隔离结构的影响，避免隔离结构两侧的导电区发生不正常导 通。为让本专利技术之上述特征和优点能更明显易懂，下文特举优选实施例，并 配合所附图式，作详细说明如下。附图说明图1是绘示本专利技术一实施例的一种高压元件结构的上视图。图2是沿着图i的i-r线所绘示的结构剖面图。图3是绘示本专利技术另 一 实施例的 一种高压元件结构的上视图。图4是沿着图3中I-I'线所绘示的结构剖面图。 图5是绘示公知高压元件结构的上视图。主要元件符号说明100、 300、 500:基底115a、 115b、 315、 515:源极/漏极区125:遮蔽栅极145、 345:高压导体层313:栅极333、 337: 4妾触垫545:高压导线110:隔离结构120、 130、 320、 330:介电层 135、 335:遮蔽导体层 310:金属氧化物半导体晶体管 323、 327:接触窗 343、 347:开口具体实施例方式图1是绘示本专利技术一实施例的一种高压元件结构的上视图。图2是绘示沿着图i的i-r线的结构剖面图。请参考图1与图2,本专利技术提供一种高压元件结构，包括隔离结构110、 高压导体层145以及金属遮蔽层135。隔离结构110设置于基底100中，隔 离结构110例如是绝缘材质的浅沟槽隔离结构或是场氧化层。基底100例如 是P型硅基底或N型硅基底。基底100中也可以是设置有N型井区或P型 井区。隔离结构110两侧分别设置有源极/漏极区115a、 115b。源极/漏极区 U5a、 115b例如是分别属于隔离结构110两侧不同晶体管的源极或漏极。源 极/漏极区115a、 115b例如是配合基底100的导电型，源极/漏极区115a、 115b 可以是N型掺杂区，也可以是P型掺杂区。当然，源极/漏极区115a与源极 /漏极区115b也可以分别为不同导电型的掺杂区。基底100上例如是设置有 一层覆盖住隔离结构110的介电层120,其材质例如是氧化硅。高压导体层145设置于隔离结构110之上层中，其例如适用于连接高压 元件用的导线，如电源供应线或金属内连线。通过高压导体层145的电压例 如是高于或等于20伏特，如介于20 -200伏特之间。介电层120与高压导 体层145之间例如是设置有另一层介电层130。金属遮蔽层135例如是设置于隔离结构IIO与高压导体层145之间的介 电层130中，金属遮蔽层135的线宽例如是与隔离结构110的线宽相当，至少完全遮蔽住隔离结构110,如图2所示。当然，金属遮蔽层135的线宽也 可本文档来自技高网...

【技术保护点】
一种高压元件结构，包括：　一元件，设置于一基底上；　一高压导体层，设置在该基底上层，横跨过该元件；以及　一金属遮蔽层，设置在该元件与该高压导体层之间。

【技术特征摘要】
1. 一种高压元件结构，包括一元件，设置于一基底上；一高压导体层，设置在该基底上层，横跨过该元件；以及一金属遮蔽层，设置在该元件与该高压导体层之间。2. 如权利要求1的高压元件结构，其中该元件包括一金属氧化物半导 体晶体管，且该金属遮蔽层设置有对应于该金属氧化物半导体晶体管的接点的开口。3. 如权利要求2的高压元件结构，其中该金属氧化物半导体晶体管的 该接点包括该金属氧化物半导体晶体管的源极/漏极或栅极的接触窗或接触藝。4. 如权利要求1的高压元件结构，其中该高压导体层在高压操作条件 时，该金属遮蔽层维持于接地状态。5. 如权利要求1的高压元件结构，其中该元件包括一隔离结构，设置 在该基底中，且该金属遮蔽层完全遮蔽该隔离结构。6. 如权利要求5的高压元件结构，其中该金属遮蔽层的宽度大于等于 该隔离结构的宽度。7. 如权利要求5的高压元件结构，还包括一遮蔽栅极，设置在该隔离 结构上，该高压导体层横跨过该遮蔽栅极，且该遮蔽栅极的线宽小于该隔离 结构的线宽。8. 如权利要求7的高压元件结构，其中该遮蔽栅极的材质包括多晶硅。9. 如权利要求7的高压元件结构，其中该高压导体层在高压操作条件 时，该金属遮蔽层与该遮蔽4册一及维持于接地状态。10. 如权利要求5的高压元件结构，其中该隔离结构两侧分别设置有一源极/漏极区。11. 如权利要求5的高压元件结构，其中该隔离结构包括一浅沟槽隔离结构。12.如权利要求5的高压元件结构，其中该隔离结构包括一场氧化层。13.如权利要求5的高压元件结构，还包括一第一介电层，设置在该基 底上，-菱盖Y主该隔离结构。...

【专利技术属性】
技术研发人员：清水悟，康智凯，赵志明，黄汉屏，
申请(专利权)人：力晶半导体股份有限公司，株式会社瑞萨科技，
类型：发明
国别省市：71[]