高压元件制造技术

一种高压元件，包括数个隔离结构、一个第一导电类型掺杂区、至少二个第二导电类型掺杂区、至少二个隔离区、一个栅极结构与一个第二导电类型源极区／漏极区。隔离结构配置于一基底中。第一导电类型掺杂区配置于这些隔离结构之间的基底中。二个第二导电类型掺杂区分别配置于第一导电类型掺杂区两侧的基底中。隔离区配置于第一导电类型掺杂区与第二导电类型掺杂区之间的基底中。栅极结构配置于二个第二导电类型掺杂区之间的基底上。第二导电类型源极区／漏极区配置于栅极结构两侧的基底中。由于利用了上述各掺杂区来代替常用的接合区以及漂移区，并以各掺杂区之间的距离来设定二源极与漏极区的击穿电压，因此便于用来设计不同规格的高压元件。（*该技术在2015年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种半导体元件，且特别是涉及一种高压元件。
技术介绍
高压元件，顾名思义就是一种可以耐较高偏压的元件，意即高压元件之击穿电压值(Breakdown Voltage)会较一般元件高。现有的高压元件主要是利用隔离层的形成、加大源极与漏极区和栅极之间距、或是在隔离层下方的漂移区与源极与漏极区下方的接合区(Grade Region)进行轻离子掺杂(LightlyDoped)，以提高源极与漏极区的结击穿电压，继之使高压元件在高电压的状况下，仍能正常运作。图1A所绘示为现有一种高压元件的剖面示意图。此高电压元件系在基底100上，先形成多晶硅栅极结构103，然后，在基底100中形成双扩散漏极(Double Diffused Drain，DDD)结构104。此双扩散漏极结构104包括源极区/漏极区104a以及接合区104b。其中接合区104b是用以减轻热电子效应(Hot Electron Effect)，藉以提高源极与漏极区104a接电的击穿电压。图1B所绘示为现有另一种高压元件的剖面示意图。在图1B中，构件与图1A相同者给予相同的标号。在图1B所绘示的高压元件中，在栅极结构103与源极与漏极区104a之间形成有隔离结构106，而且在隔离结构106下方形成有漂移区(Drift Region)108。隔离结构106及漂移区108也是用来减轻热电子效应，以提高源极区/漏极区104a接电的击穿电压。然而，为了形成如接合区104b与漂移区108等构件来调整击穿电压，则必须个别进行掺杂工艺。而且，击穿电压值的规格或种类愈多，这种掺杂工艺的数量就随之愈大，而造成工艺复杂，且制造成本难以降低。
技术实现思路
本技术的目的是提供一种高压元件，以达到不同的高压元件的规格需求。本技术提供一种高压元件。此高压元件是由数个隔离结构、第一导电类型掺杂区、至少二第二导电类型掺杂区、至少二隔离区、栅极结构以及第二导电类型源极区/漏极区所构成。数个隔离结构配置于一基底中；第一导电类型掺杂区配置于这些隔离结构之间的基底中；二第二导电类型掺杂区分别配置于第一导电类型掺杂区两侧的基底中；二隔离区配置于第一导电类型掺杂区与二第二导电类型掺杂区之间的基底中；栅极结构配置于二第二导电类型掺杂区之间的基底上；第二导电类型源极区/漏极区配置于栅极结构两侧的基底中。在本技术之一实施例中，上述之高压元件之第一导电类型掺杂区与二第二导电类型掺杂区的距离在0.1至3微米之间。在本技术之一实施例中，上述之高压元件之第一导电类型掺杂区与二第二导电类型掺杂区的距离为0.5微米。在本技术之一实施例中，上述之高压元件之栅极结构设置于隔离结构之间的基底上，第二导电类型源极区/漏极区设置于隔离结构外侧之基底中。在本技术之一实施例中，上述之第一导电类型是P型，第二导电类型是N型。或者，第一导电类型是N型，第二导电类型是P型。由于本技术的高压元件可以利用上述各掺杂区来代替现有技术的接合区(Grade Region)以及漂移区(Drift)的设置，并以各掺杂区之间的距离来设定二源极与漏极区接电的击穿电压，因此便于用来设计不同规格的高压元件，以达到各种击穿电压值的需求。附图说明为让本技术之上述和其它目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图作详细说明如下。图1A所绘示为现有一种高压元件的剖面示意图。图1B所绘示为现有另一种高压元件的剖面示意图。图2A至图2E是依据本技术一实施例所绘示的一种半导体元件的制造流程剖面示意图。图3A所绘示为高压元件区201a的透光区图案未变更前的光掩模207与光掩模215剖面示意图。图3B所绘示为高压元件区201a的透光区图案变更后的光掩模207与光掩模215的剖面示意图。图4A与图4B为分别绘示本技术一实施例的高压元件的剖面示意图。主要元件符号说明100、200、300基底103、222、224a、224b、322栅极结构104双扩散漏极结构104a、236、238、240、336源极区/漏极区104b接合区106、203、303隔离结构108漂移区201a高压元件区201b低压元件区204a、212a、304、312掺杂区204b、212b阱区206、214光致抗蚀剂层206a、214a曝光部分206b、214b图案化光致抗蚀剂层207、215光掩模208、216透光区图案210、218掺杂工艺221、321隔离区222、224a、224b、322栅极结构226、326间隙壁228、234a、234b、328栅介电层230、232a、232b、330栅极d1、d2、s1、s2距离 具体实施方式图2A至图2E是依据本技术一实施例所绘示的一种半导体元件的制造流程剖面示意图。请参照图2A，提供基底200。此基底200可分为高压元件区201a与低压元件区201b。之后，于基底200中形成数个隔离结构203。隔离结构203的制造方法例如是浅沟槽隔离工艺。隔离结构203的材质例如是氧化硅。之后，于基底200上形成一层光致抗蚀剂层206。此光致抗蚀剂层206的材质例如是正光致抗蚀剂。然后，使用光掩模207进行曝光，而于光致抗蚀剂层206中形成曝光部分206a。在图2A中，光掩模207的透光区图案208以斜线区域表示。接着，请参照图2B，进行显影工艺，以移除光致抗蚀剂层206之曝光部分206a，而形成图案化光致抗蚀剂层206b。然后，以图案化光致抗蚀剂层206b为罩幕，进行掺杂工艺210，于高压元件区201a的基底200中形成掺杂区204a，并于低压元件区201b的基底200中形成阱区204b。掺杂区204a与阱区204b例如是掺杂P型掺质。掺杂区204a与阱区204b的形成方法例如是离子植入法。接着，请参照图2C，移除图案化光致抗蚀剂层206b。移除除图案化光致抗蚀剂层206b的方法例如是进行灰化(Ashing)工艺与RCA溶液的清洗工艺。然后，于基底200上形成另一层光致抗蚀剂层214。此光致抗蚀剂层214的材质例如是正光致抗蚀剂。然后，使用光掩模215进行曝光，而于光致抗蚀剂层214中形成曝光部分214a。在图2C中，光掩模215的透光区图案216以斜线区域表示。之后，请参照图2D，进行显影工艺，移除光致抗蚀剂层214之曝光部分214a，而形成图案化光致抗蚀剂层214b。接着，以图案化光致抗蚀剂层214b为罩幕，进行掺杂工艺218，于高压元件区201a的基底200中形成至少二个掺杂区212a，并于低压元件区201b中形成阱区212b。在高压元件区201a中，掺杂区212a设置于掺杂区204a两侧的基底200中。掺杂区212a与阱区212b例如是掺杂N型掺质。此外，在掺杂区204a与二个掺杂区212a之间的基底200为隔离区221。隔离区221的大小，亦即掺杂区204a与掺杂区212a的距离d1，其例如在0.1至3微米之间，优选为0.5微米。在本技术中，所谓的隔离区221是指隔离掺杂区204a与二个掺杂区212a之间的区域，此隔离区221为基底200的一部份。接着，请继续参照图2E，去除图案化光致抗蚀剂层214b。去除图案化光致抗蚀剂层214b的方法例如是进行灰化(Ashing本文档来自技高网...

【技术保护点】
一种高压元件，其特征在于包括：多个隔离结构，配置于基底中；第一导电类型掺杂区，配置于该些隔离结构之间的该基底中；至少二第二导电类型掺杂区，分别配置于该第一导电类型掺杂区两侧的该基底中；至少二隔离区，配置于该第 一导电类型掺杂区与该二第二导电类型掺杂区之间的该基底中；栅极结构，配置于该二第二导电类型掺杂区之间的该基底上；以及第二导电类型源极区／漏极区，配置于该栅极结构两侧的该基底中。

【技术特征摘要】
US 2004-12-13 60/635,8191.一种高压元件，其特征在于包括多个隔离结构，配置于基底中；第一导电类型掺杂区，配置于该些隔离结构之间的该基底中；至少二第二导电类型掺杂区，分别配置于该第一导电类型掺杂区两侧的该基底中；至少二隔离区，配置于该第一导电类型掺杂区与该二第二导电类型掺杂区之间的该基底中；栅极结构，配置于该二第二导电类型掺杂区之间的该基底上；以及第二导电类型源极区/漏极区，配置于该栅极结构两侧的该基底中。2.如权利要求1所述的高压元件...

【专利技术属性】
技术研发人员：陈立哲，
申请(专利权)人：联华电子股份有限公司，
类型：实用新型
国别省市：71[中国|台湾]