具有良好界面附着性的迭层结构制造技术

技术编号:3228496 阅读:184 留言:0更新日期:2012-04-11 18:40
本实用新型专利技术揭示一种具有良好界面附着性的迭层结构。此迭层结构包括一基底、一绝缘层、及一交联作用区。绝缘层形成于基底上。交联作用区是藉由一电子束制程形成于部分的基底中及部分的绝缘层中,且邻近基底及绝缘层的界面。(*该技术在2014年保护过期,可自由使用*)

【技术实现步骤摘要】

本技术是有关于一种半导体迭层结构,特别是有关于一种具有良好界面附着性的迭层结构,以防止在化学机械研磨制程(chemical mechanicpolishing,CMP)中或封装制程(packaging)中,介电层之间或介电层与金属层间发生剥离的现象。
技术介绍
半导体集成电路的制程是将特定电路所需的各种电子组件和线路,缩小制作在一小面积基底上。其中,各个组件必须藉由适当的金属内联机(interconnect)来作电性连接。而形成于最外侧的金属层再经打线机(bonder)以金属线将该金属层连接于导架(lead frame)的相对应的导脚,以作为内部电路与外接信号导脚间的接口。一般所谓金属化制程(metallization),是除了制作各层导线图案之外,并藉由介层洞(contact/via),以作为组件接触区与导线之间,或是多层导线之间联系的信道。随集成电路的积集度增加,芯片表面无法提供足够的面积来制作所需的内联机,因而多重金属内联机的制作便成为集成电路所必须采用的方式,其中又以镶嵌(damascene)制程为目前主要的金属内联机制程。现有的镶嵌制程主要是在界定出连接内联机的镶嵌结构区域后,再在隔离内联机的介电层(例如蚀刻终止层/低介电材料层/介电抗反射层(dielectricanti-reflection coating,DARC)表面以及镶嵌结构的内壁形成一扩散阻障层,然后再以导电性较佳的金属材料,例如铜、铝、钨、或铝铜合金等填入上述镶嵌结构。最后,以化学机械研磨法(chemical mechanic polishing,CMP)将镶嵌结构外的多余金属材料和阻障层研磨去除,完成内联机的制作。然而,由于镶嵌制程中各个介电层之间或是介电层与金属层之间附着性不佳,在上述CMP制程以及后续封装打线制程期间所产生的应力将造成各层之间发生剥离(delamination)现象或是在介电层中发生龟裂,而使组件的可靠度降低。传统上,为了解决附着性不佳的问题,通常会实施沉积前处理,例如热处理、电浆处理、或是化学液浸泡。不幸地,这些处理容易对介电层或是金属层造成损害,同样不利于组件可靠度的提升。
技术实现思路
有鉴于此,本技术的目的在于提供一种具有良好界面附着性的迭层结构,其藉由电子束照射于介电层之间界面或是介电层与金属层间的界面,使其产生交联(curing)作用,藉以改善界面附着性而防止在化学机械研磨制程中或封装制程中,介电层之间或介电层与金属层之间发生剥离或是龟裂的现象,进而提升组件的可靠度。根据上述的目的,本技术提供一种具有良好界面附着性的迭层结构。此迭层结构包括一基底、一第一绝缘层、及一第一交联作用区。第一绝缘层形成于基底上。第一交联作用区藉由一第一电子束制程形成于部分的基底中及部分的第一绝缘层中,且邻近基底及第一绝缘层的界面。其中,此迭层结构更包括一第二绝缘层及一第二交联作用区。第二绝缘层形成于第一绝缘层上。第二交联作用区藉由一第二电子束制程形成于部分的第一绝缘层中及部分的第二绝缘层中,且邻近第一绝缘层及第二绝缘层的界面。再者,第一及第二电子束制程之电子束能量在1到60KeV的范围且电子束剂量在10到50000μC/cm2的范围。又根据上述的目的,本技术提供一种具有良好界面附着性的迭层结构。此迭层结构包括一基底、一第一绝缘层、一第二绝缘层、一第三绝缘层、一第一交联作用区、及一第二交联作用区。第一、第二、第三绝缘层依序形成于基底上。第一交联作用区藉由一第一电子束制程形成于部分的第一绝缘层中及部分的第二绝缘层中且邻近第一绝缘层及第二绝缘层的界面,且第二交联作用区藉由一第二电子束制程形成于部分的第二绝缘层中及部分的第三绝缘层中且邻近第二绝缘层及第三绝缘层的界面。再者,第一及第二电子束制程的电子束能量在1到60KeV的范围且电子束剂量在10到50000μC/cm2的范围。又根据上述的目的,本技术提供一种具有良好界面附着性的迭层结构。此迭层结构包括一基底、一第一绝缘层、一第二绝缘层、一第三绝缘层、一第一交联作用区、及一第二交联作用区。第一、第二、第三绝缘层系依序形成于基底上。第一交联作用区藉由一电子束制程形成于部分的第一绝缘层中及部分的第二绝缘层中且邻近第一绝缘层及第二绝缘层的界面,且第二交联作用区藉由此电子束制程形成于部分的第二绝缘层中及部分的第三绝缘层中且邻近第二绝缘层及第三绝缘层的界面。再者,电子束制程的电子束能量在1到60KeV的范围且电子束剂量在10到50000μC/cm2的范围。又根据上述的目的,本技术提供一种具有良好界面附着性的迭层结构。此迭层结构包括一基底、一导电层、一绝缘层、及一交联作用区。导电层形成于基底上。绝缘层形成于导电层上。交联作用区藉由一电子束制程形成于部分的导电层中及部分的绝缘层中,且邻近导电层及绝缘层的界面。其中,电子束制程的电子束能量在1到60KeV的范围且电子束剂量在10到50000μC/cm2的范围。又根据上述的目的,本技术提供一种具有良好界面附着性的迭层结构。此迭层结构包括一基底、一绝缘层、一导电层、及一交联作用区。绝缘层形成于基底上。导电层形成于绝缘层上。交联作用区藉由一电子束制程形成于部分的绝缘层中及部分的导电层中,且邻近绝缘层及导电层的界面。其中,电子束制程的电子束能量在1到60KeV的范围且电子束剂量在10到50000μC/cm2的范围。附图说明图1到图2a及图2b是根据本技术第一实施例的利用电子束制程增加界面附着性的方法剖面示意图;图3到图5a及图5b是根据本技术第二实施例的利用电子束制程增加界面附着性的方法剖面示意图;图6到图7是根据本技术第三实施例的利用电子束制程增加界面附着性的方法剖面示意图;及图8a及图8b是根据本技术第四实施例的利用电子束制程增加界面附着性的方法剖面示意图。符号说明10、12、20、22、30、40~电子束制程;10a、12a、20a、22a、30a、30b、40a、40b~交联作用区;100、200、300、400~基底;102、104、202、204、206、302、304、306、404~绝缘层;402~导电层。实施方式为让本技术的上述目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合所附图式,作详细说明如下第一实施例以下配合图1到图2a及图2b说明本技术第一实施例的利用电子束制程增加界面附着性的方法。首先,请参照图1,提供一基底100,例如硅基底或砷化镓基底等半导体基底。接着,藉由现有的沉积技术,例如化学气相沉积(chemical vapor deposition,CVD)或旋转涂布法(spin coating),在基底100上形成一绝缘层102。在本实施例中,此绝缘层102可以是作为蚀刻终止层的氮化硅层、作为介电抗反射层(DARC)的氮氧化硅层或氧化硅层、或作为金属层间介电层(interlayer dielectric,IMD)的介电材料或低介电材料,其中介电材料可为由四乙基硅酸盐所形成的氧化层(TEOS oxide)、硼硅玻璃(BPSG)、旋布玻璃(SOG)等,而低介电材料可为掺氟的氧化硅(FSG)、有机硅酸盐玻璃(black diamond)、聚芳烯醚(PAE)、掺本文档来自技高网
...

【技术保护点】
一种具有良好界面附着性的迭层结构,其特征在于,包括:    一基底;    一第一绝缘层,形成于该基底上;以及    一第一交联作用区,其藉由一第一电子束制程形成于部分的该基底中及部分的该第一绝缘层中,且邻近该基底及该第一绝缘层的界面。

【技术特征摘要】
1.一种具有良好界面附着性的迭层结构,其特征在于,包括一基底;一第一绝缘层,形成于该基底上;以及一第一交联作用区,其藉由一第一电子束制程形成于部分的该基底中及部分的该第一绝缘层中,且邻近该基底及该第一绝缘层的界面。2.根据权利要求1所述的具有良好界面附着性的迭层结构,其特征在于,更包括一第二绝缘层,形成于该第一绝缘层上;以及一第二交联作用区,其藉由一第二电子束制程形成于部分的该第一绝缘层中及部分的该第二绝缘层中,且邻近该第一绝缘层及该第二绝缘层的界面。3.根据权利要求2所述的具有良好界面附着性的迭层结构,其特征在于,该第一及该第二电子束制程的电子束能量在1到60KeV的范围,且其电子束剂量在10到50000μC/cm2的范围。4.一种具有良好界面附着性的迭层结构,其特征在于,包括一基底;一第一绝缘层,形成于该基底上;一第二绝缘层,形成于该第一绝缘层上;一第三绝缘层,形成于该第二绝缘层上;以及一第一交联作用区及一第二交联作用区,其中该第一交联作用区藉由第一电子束制程形成于部分的该第一绝缘层中及部分的该第二绝缘层中且邻近该第一绝缘层及该第二绝缘层的界面,且该第二交联作用区藉由一第二电子束制程形成于部分的该第二绝缘层中及部分的该第三绝缘层中且邻近该第二绝缘层及该第三绝缘层的界面。5.根据权利要求4所述的具有良好界面附着性的迭层结构,其特征在于,该第一及该第二电子束制程的电子束能量在1到60KeV的范围,且其电子束剂量在10到50000μC/cm...

【专利技术属性】
技术研发人员:包天一章勋明
申请(专利权)人:台湾积体电路制造股份有限公司
类型:实用新型
国别省市:71[中国|台湾]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1