用以监控双载子晶体管射极窗蚀刻工艺的方法技术

本发明专利技术揭示一种用以监控双载子晶体管射极窗蚀刻制程的方法。本方法至少包括提供具有氧化硅层的底材与其一氮化硅层在氧化硅层上。然后，沉积半导体层在氮化硅层上。另外，形成第一传导型式的传导区域于半导体层中。接着，形成介电层在半导体层上。然后，非等向性蚀刻介电层与半导体层以终止于氧化硅层上以限定出双载子晶体管的射极区域。最后，等向性蚀刻氧化硅层。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术有关一种半导体元件的制造方法，特别是有关一种。(2)
技术介绍
双载子互补式金氧半导体(BiCMOS)集成电路在单一晶片上结合双载子晶体管(BJT)与互补式金氧半导体(CMOS)，并具备制程上多种功能的优点。因此，BiCMOS集成电路具备BJT速度上的优势与较好的类比，并具有CMOS低耗能与高集成度的优点。为了在所想要的时间结束蚀刻制程，蚀刻速率与蚀刻末端点必须小心地予以监视与控制。在半导体制程中，不适当的蚀刻与过度蚀刻会导致不好的薄膜图案。举例来说，在微米与毫微米范围中用在具有薄膜层的半导体元件，不适当蚀刻与过度蚀刻会导致想要的层不适当的移除或过度的移除。当移除想要的层为绝缘层或导电层，不适当的移除想要的层会各自地导致电的断路与电的短路现象。同时，假如过度地蚀刻，通过底切或用力击(punch)会发生不足以限定薄膜图案。在制造半导体元件中不适当或过度蚀刻时间会更进一步地引导不佳的可靠程度。半导体晶片是非常昂贵的，所以许多有关制程步骤，如在蚀刻步骤中需要正确控制蚀刻末端点是非常重要的。蚀刻末端点必须正确预测与发现，才能使其停止于意外的蚀刻。由于在薄膜层厚度与构造不但和蚀刻温度，流动，且与浓度变化有关，所以蚀刻速率，蚀刻时间与蚀刻末端点是很难去进行预测的。因此，蚀刻速率是依赖多种的因素，包括蚀刻剂浓度，蚀刻剂温度，薄膜厚度与薄膜特性等等。精确地控制这些因素是需要非常昂贵的器具，例如浓度的控制。而基于上述的这些原因，极欲寻求一种，以减少底材过度蚀刻的问题。(3)
技术实现思路
本专利技术的目的是提供一种，可以容易控制底材免于过度蚀刻的问题、获得较佳品质并藉由蚀刻监视器容易控制底材。根据上述目的，本专利技术揭示了一种，该方法至少包括提供具有氧化硅层的底材与其一氮化硅层在氧化硅层上；然后，沉积半导体层在氧化硅层与氮化硅层上；形成第一传导型式的传导区域于半导体层中；接着，形成介电层在半导体层上；然后，非等向性蚀刻介电层与半导体层以终止于氧化硅层上以限定出双载子晶体管的射极区域；最后，等向性蚀刻氧化硅层。为进一步说明本专利技术的目的、结构特点和效果，以下将结合附图对本专利技术进行详细的描述。(4)附图说明图1A至图1F是显示依据本专利技术的方法的一种的截面剖视图。(5)具体实施方式本专利技术的方法可被广泛地应用到许多半导体设计中，并且可利用许多不同的半导体材料制作，当本专利技术以一较佳实施例来说明本专利技术方法时，习知此领域的人士应有的认知是许多的步骤可以改变，材料及杂质也可替换，这些一般的替换无疑地亦不脱离本专利技术的精神及范围。其次，本专利技术用示意图详细描述如下，在详述本专利技术实施例时，表示半导体结构的剖面图在半导体制程中会不依一般比例作局部放大以利说明，然而不应以此作为有限定的认知。此外，在实际的制作中，应包括长度、宽度及深度的三维空间尺寸。图1A至图1F为本专利技术一较佳实施例的的截面剖视图。参照图1A所示，图中描述集成电路的制程，包括硅底材100与场氧区域102皆利用传统的双载子互补式金属氧化半导体晶体管的制程。形成场氧区域102当作元件的隔离结构于底材100的表面上。场隔离结构周围的区域适用于元件的产生与限定元件的双载子晶体管。藉由局部热氧化硅的技术形成场氧隔离区域102。然后，形成二氧硅层104于底材100与场氧化区102上。二氧硅层104的厚度介于100至500埃之间。由于此二氧化硅层104使蚀刻监视器容易检测蚀刻终点。原因为二氧化硅层104与底材100的蚀刻选择比不相同。接着，形成第一介电层106于二氧化硅层104上。第一介电层106至少包括氮化硅。第一介电层106的厚度介于300至500埃之间。藉由低压化学气相沉积法形成第一介电层106。举例来说，一n型硅底材100可形成不同的被动元件与主动元件，包括p-通道互补式金属氧化半导体晶体管与双载子晶体管。在典型BiCMOS制程，n+锑被植入进入到p型底材，形成NPN双载子晶体管或PMOS元件。同样地p-型式硼被植入以形成p+井，形成NMOS元件。藉由光罩形成场氧化区102以限定出氧化成长区域。沉积第一介电层106与藉由光罩图案化，在场氧化区域102上移去第一介电层106处，以可放置主动元件。然后蚀刻这些区域进入取向附生的层。藉由局部氧化法成长场氧化区以隔离主动元件与被动元件。参照图1B，沉积第一光阻层(未显示在图上)在第一介电层106上。藉由传统的微影技术使第一光阻层具有一开口。然后，藉由第一光阻层为罩幕，蚀刻第一介电层106。接着，移除掉部分第一介电层106以暴露出二氧化硅层104以限定出双载子晶体管的区域。然后，沉积第一半导体层108在二氧化硅层104上。第一半导体层108至少包括非晶硅与多晶硅。第一半导体层108的厚度介于500至3000埃之间。同时植入多数p-型式离子至第一半导体层108中，藉以利用硼离子植入。然后，沉积第二介电层110于第一半导体层108上。第二介电层110至少包括氮化硅。第二介电层110的厚度介于1000至5000埃之间。藉由低压化学气相沉积法(LPCVD)、等离子体增益化学气相沉积法(PECVD)或常压化学气相沉积法(APCVD)形成第二介电层110。参照图1C，沉积第二光阻层(未显示在图上)于第二介电层层110上。藉由传统的微影技术使第二光阻层具有一开口。然后，藉由第二光阻层为罩幕，蚀刻第二介电层层110与第一半导体层108。此蚀刻步骤停止于二氧化硅层104上以限定出双载子晶体管的射极区域111。藉由非等向性蚀刻形成射极区域111。参照图1D，蚀刻二氧化硅层104于第一半导体层108之下。蚀刻的方式为采用等向性蚀刻法。等向性蚀刻法在第一半导体层108的下造成底切现象。然后，沉积第二共形半导体层112于底材100上，射极区域的侧壁上与第二介电层110上。第二共形半导体层112至少包括非晶硅与多晶硅。第二共形半导体层112的厚度介于100至200埃之间。在本专利技术中，第二共形半导体层112最佳的厚度为120埃。将第二共形半导体层112填满于第一半导体层108上，射极区域111上与底切处。参照图1E，氧化第二共形传导性层112以形成氧化层112a。同时植入多个p-型式离子至底材100中，藉以利用硼离子植入。然后，沉积第三介电层(未显示于图上)于氧化层112a上与射极区域111上。第三介电层至少包括氮化硅。然后，回蚀第三介电层以形成在双载子射极区域111侧壁上的氮化硅间隙壁114。参照图1F，藉由等向性蚀刻法蚀刻氧化层112a。然后，沉积第三共形半导体层116于底材100，第二介电层110与间隙壁114之表面上。最后，植入多个n-型式离子至第三共形半导体层116中，藉以利用砷离子植入。根据本专利技术提供的一种，具有下述的优点可获得较佳品质并可以藉由蚀刻监视器容易控制底材免于造成过度蚀刻的现象。当然，本
中的普通技术人员应当认识到，以上的实施例仅是用来说明本专利技术，而并非用作为对本专利技术的限定，只要在本专利技术的实质精神范围内，对以上所述实施例的变化、变型都将落在本专利技术权利要求书的范围内。本文档来自技高网...

【技术保护点】
一种用以监控双载子晶体管射极窗蚀刻制程的方法，该方法至少包括： 提供具有一氧化硅层的一底材，一氮化硅层在该氧化硅层上，一半导体层在该氮化硅层上，一第一传导型式的一传导区域于该半导体层中，一介电层在该半导体层上； 非等向性蚀刻该介电层与该半导体层以终止于该氧化硅层上以限定出该双载子晶体管的一射极区域；以及 等向性蚀刻该氧化硅层。

【技术特征摘要】
US 2001-8-3 09/920,6311.一种用以监控双载子晶体管射极窗蚀刻制程的方法，该方法至少包括提供具有一氧化硅层的一底材，一氮化硅层在该氧化硅层上，一半导体层在该氮化硅层上，一第一传导型式的一传导区域于该半导体层中，一介电层在该半导体层上；非等向性蚀刻该介电层与该半导体层以终止于该氧化硅层上以限定出该双载子晶体管的一射极区域；以及等向性蚀刻该氧化硅层。2.如权利要求1所述的方法，所其特征在于，所述的底材至少包括硅。3.如权利要求1所述的方法，所其特征在于，所述的氧化硅层的厚度大约介于200至300埃之间。4.如权利要求1所述的方法，所其特征在于，所述的介电常数层至少包括氮化硅。5.如权利要求1所述的方法，所其特征在于，所述的半导体层是由非晶硅与多晶硅之一形成。6.一种在底材中具有金属氧化半导体晶体管在其上以形成双载子晶体管的方法，其特征在于，该方法至少包括形成一氧化硅层在该底材上；藉由一第一介电层保护该金属氧化半导体晶体管；沉积一第一半导体层在该第一介电层上；形成一第一传导形式的一第一传导区域于该半导体层中；形成一第二介电层在该第一半导体层上；非等向性蚀刻该第二介电层与该第一半导体层以终止于该氧化硅层以限定出该双载子晶体管的一射极区；等向性蚀刻该氧化硅层；沉积一共形(conformal)第二半导体层于该底材，该射极区的一侧壁与该第二介电层上；氧化该第二半导体层以形成一氧化层；形成一氮化硅间隙壁于该射极的一侧壁上；等向性蚀刻该氧化层；沉积一第三半导体层于该底材上；以及形成一第二传导型式的一第二传导区域于该第三半导体层中该第一传导型式的对面。7.如权利要求6所述的方法，所其特征在于，所述的底材至少包括硅。8.如权利要求6所述的方法，所其特征在于，所述的氧化硅层的厚度大约介于200至300埃之间。9.如权利...

【专利技术属性】
技术研发人员：高境鸿，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]