制作和CMOS电路集成在一起的异质结光电二极管的方法技术

一种通过在标准ＣＭＯＳ器件的预先指定的有源区域上选择性的外延生长／淀积形成薄膜ｐ－ｉ－ｐ异结光电二极管的方法。该薄膜ｐ－ｉ－ｐ光电二极管形成在有源区域（例如ｎ＋掺杂的区域），并且在底部（衬底）一侧通过和特定的有源区域相应的“阱接触”而被接触。因为特定的有源区域只有一种类型的掺杂，因此没有实际的势阱。每一个光电二极管的顶部有一个形成在其上的独立的接触。在不需要改变任何为“纯粹”的ＣＭＯＳ工艺流程开发的步骤这个意义上，ｐ－ｉ－ｐ光电二极管的选择性外延生长是标准化的。因为有源区域是外延淀积的，因此在外延工艺期间就有形成急剧的掺杂剖面和带隙机制的可能性，从而优化几个高性能的器件参数。这种和ＣＭＯＳ电路单片集成的新类型的光传感结构将光吸收有源区域从ＭＯＳＦＥＴｓ分离出来，因此而施加到光电二极管的偏压能够从ＭＯＳＦＥＴｓ的源，漏，栅和衬底（阱）之间的偏压独立出来。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

技术介绍
本专利技术涉及以硅互补金属氧化物半导体(CMOS)电路为基础并与其集成在一起的高灵敏器件的制作。在硅技术中有两种主要的光传感器结构以MOS二极管为基础工作的电荷耦合器件(CCDs)和以pn结为基础工作的CMOS图象传感器。这些器件的工作原理可以在由 S.M.Sze，Wiley著作，出版于纽约1981年的“半导体器件物理”一书的第7和第13章中找到。对于该两种器件类型，作为波长的函数的吸收效率完全取决于体硅的光电性能。因为那个原因，两种器件类型对可见光谱的极端(紫/蓝对红)的波长就有相当不同的反应。也是因为那个原因，两种器件都有很低的近红外(IR)探测的效率，并且不能探测用于光纤光通讯的1.3μm和1.55μm波长。还是因为同一个原因，两种器件都不能提供“太阳盲”紫外(UV)探测。所谓“太阳盲”的意思是，长于UV的波长(可见光和IR范围)都不探测，即这些波长的光子都不被吸收。对于可见光范围，CMOS图象传感器在它们和用于微处理器，DRAMs，DSPs等的标准CMOS工艺的高度协调，以及因此而用于图象传感器是其关键元件的微型电路系统(SoC)的可能性的基础上一直在逼近于CCDs。和CMOS电路(逻辑电路和存储电路)的直接结合达到了更高的功能和更低的成本。附图说明图1显示了常规的CMOS图象传感器的一个剖面图。CMOS图象传感器就这样正在迅速成为用于诸如数字照相机和摄象机，PC照相机，第三代(3G)移动电话的图象传感器等很多产品的图象传感器的选择。CMOS图象传感器也提供了在电路结构，给出的随机访问每一个像素的可能性，能加速信号放大和处理的电路的独特像素中的内涵等方面的优越性，导致了图象质量的全面改进。从工艺技术的观点看，CMOS图形传感器的另一个感觉得到的优点是，像素规模能紧跟规模设计CMOS晶体管的快速步伐，这样能取得技术开发规模的巨大经济效益。然而，很明显，对于先进的CMOS技术(例如小于0.25μm)也存在阻止图象传感器和CMOS逻辑标准化地直接集成的问题。目前，所有的迹象都说明，将光传感器和标准CMOS电路的集成因关键性的尺寸越来越小(更先进的CMOS技术)而变得愈加困难。这对于有可见光谱(红色λ≈650nm)的较长波长的光子的探测/吸收尤其是这样。设计CMOS图象传感器面临两个类型的问题半导体物理和技术上的问题。半导体物理问题涉及为了产生有用的电信号而吸收足够的光所必须的硅的厚度(深度)。这由光电二极管的有源层的带结构确定。另一方面，这也是一个技术问题，因为对于每一种更先进的CMOS新生代技术，CMOS器件之间的隔离沟的深度以及源/漏结变得越来越浅。当该隔离沟的深度变得小于吸收特定波长的光子所需要的距离时，就不再可能分开由穿透相邻像素处的硅的光产生的电荷载流子。因此，就产生了该种颜色探测分辨率的不足。同样，当电子/空穴对产生在远离源/漏之间和衬底/阱之间的越来越浅的冶金学结时，电场非常微弱，这样，电荷载流子由扩散向电极的移动就非常慢。这增加了在到达电极之前发生重新复合的概率。从而减小了光电流，影响了诸如信噪比和图象获取速度这样的参数。因此，就有了两个互相矛盾的要求一方面，有一个对每一个初始颜色/波长都不同的关于硅中光吸收的吸收系数的固定参数，另一方面，CMOS技术的发展要求器件在相邻的MOSFETs之间有更浅的结和沟。迄今为止，围绕解决这些问题所进行的工作在于协调现有技术的标准CMOS工艺流程，引进涉及光吸收领域的器件特有的工艺步骤。这些特殊的步骤为光传感器器件提供了必要的沟深和结深/剖面。但是，这些特殊的工艺步骤不能处理保持不变的光电二极管结构和/或材料。必须着重指出，其中一些这样的特殊步骤已经相当早地在CMOS工艺流程中实施，正因为如此，存在对其他相继的工艺步骤/模块的影响，这样，就需要对后者进行修改/协调。例如，对于0.25μm和以下CMOS的标准隔离技术的浅沟隔离(STI)是制造CMOS器件长长的步骤表中第一个工艺模块中的一个。需要为光传感器器件进行修改的其他步骤是势阱和结掺杂剖面，这样就改变了离子注入步骤和热退火/激活步骤。因为这些修改，图象传感器的制造就不再标准，并且对每一种CMOS的新生代技术需要进行不断扩充的调整。这些调整的扩充随着先进的CMOS技术固有的越来越小的关键尺寸也就变得越来越严峻。目前，由光传感器件(光电二极管)和跨阻抗放大器构成的光纤光通讯光电子无线接收机用不同的III/V化合物材料制成，并且不做成单片集成。光电二极管用对感兴趣的波长例如1.3μm或1.55μm或其他波长敏感的材料制成，跨阻抗放大器用对高速电子具有宽带隙的材料制成。还存在光传感的替代器件结构，但都难以满足对制造在可见或不可见光范围的高质量光探测器件必须的要求，或者还不能和标准的直接CCDs和CMOS图象传感器匹敌。最感兴趣的替代器件结构之一是雪崩光电二极管(APD)，尽管已经问世几十年，只是最近才开始被注意作为可能的集成到BiCMOS工艺中的光传感器(Alice Biber，Peter Seitz，Heinz Jackel所著的“标准硅BiCMOS技术中的雪崩光电二极管图象传感器”，传感器和激励器A 90(2001)pp.82-88)。然而，由于涉及有源层材料(经离子注入的体硅)的质量的原因，以及涉及器件结构(体横向pn光电二极管)的其他原因，这种APD在和CCDs和CMOS图象传感器的竞争中还没有成功。对常规的CMOS光传感器而言雪崩模式不是切实可行的选择，因为雪崩模式需要处在接近结的击穿区域的一个电场下的pn结的耗尽区域，对于硅，该电场接近于500kV/cm。例如，对于一个约200nm宽(深)的耗尽区域，这将需要约10V电压。这样高的电压能击穿在其结中发生光子吸收的MOSFETs的栅氧化层。这也就阻止了在这样的电场水平下和像素外的CMOS逻辑的无缝集成。对于可见光范围，红外，包括1.3μm和1.55μm波长以及其他感兴趣的波长，大的吸收系数能通过有不同于硅的带隙的材料的结合而达到(见例如S.M.Sze的“半导体器件物理”，Wiley，New York 1981，Fig.5，p.750，和Fig.6，p.751)。有很多能通过化学气相淀积或物理气相淀积在硅上生长或淀积的材料的实例。这些实例包括Si1-xGex，Si1-yCy，Si1-x-yGexCy，PbTe，ZnS，GaN，AlN，Al2O3，LaAlO3，Pr2O3，CeO2，CaF2，Sr2O4等。作为迄今为止的工作的一个实例，晶体Si1-xGex，和/或Si1-x-yGexCyp-i-n光电二极管只可能和异结双极型晶体管集成，但不可能和标准的CMOS电路[3]集成(“单片集成的SiGe-Si PIN-HBT前端光电接收机”，J.Rieh etal，IEEE Photon.Tech.Lett.，Vol.10，1998，pp.415-417)。专利技术目的本专利技术的一个目的是提供一种制造对于可见和不可见光波长的和包括从0.25μm到小于0.1μm栅长度的CMOS技术的CMOS电路集成的光传感器件的新方法。本专利技术的另一个目的是提供一种能实现更先进的光传感器件结构和材料，包括但不限制于Si1-xGex，Si1-yCy，Si1-x-本文档来自技高网...

【技术保护点】
一种制造和ＣＭＯＳ电路单片集成的一种异结光电二极管的方法，其特征在于，该方法包括的步骤为：（ａ）在一个半导体衬底上制作其中存在多个有源区域的ＣＭＯＳ结构，一些有源区域用标准的ＣＭＯＳ工艺制作，一些经选择的其他有源区域只有一种掺杂类型为两 个阱和结而被注入，（ｂ）在所述多个有源区域中的经选择的一部分有源区域上进行光电二极管模块的有选择的外延生长，（ｃ）在至少每一个外延生长的光电二极管模块的经选择的区域上形成金属互连的接触层，（ｄ）在所述接触层的顶部形成金属互连。

【技术特征摘要】
US 2000-10-19 60/241,5511.一种制造和CMOS电路单片集成的一种异结光电二极管的方法，其特征在于，该方法包括的步骤为(a)在一个半导体衬底上制作其中存在多个有源区域的CMOS结构，一些有源区域用标准的CMOS工艺制作，一些经选择的其他有源区域只有一种掺杂类型为两个阱和结而被注入，(b)在所述多个有源区域中的经选择的一部分有源区域上进行光电二极管模块的有选择的外延生长，(c)在至少每一个外延生长的光电二极管模块的经选择的区域上形成金属互连的接触层，(d)在所述接触层的顶部形成金属互连。2.如权利要求1所述的方法，其特征在于，所述金属互联的接触层是一种不透明的导电材料，例如一种形成在每一个外延生长的光电二极管模块的经选择的区域上的金属硅化物层。3.如权利要求1所述的方法，其特征在于，所述金属互连的接触层是一种淀积在每一个外延生长的光电二极管模块顶部的导电的透光层。4.如权利要求1所述的方法，其特征在于，所述光电二极管模块的经选择的外延生长包括的步骤为外延生长在一个经选择的有源区域上有特定范围的锗和/或碳原子浓度的薄硅合金薄膜的堆积，锗和/或碳原子的浓度从下薄膜到上薄膜减少，所述上薄膜的类型和该堆积下面的有源区域的顶层的类型相反，5.如权利要求1所述的方法，其特征在于，所述外延生长的p-i-p光电二极管用硅无定形合金薄膜的堆积制成。6.如权利要求1所述的方法，其特征在于，所述外延生长的p-i-p光电二极管用硅合金量子阱的堆积制成。7.如权利要求1所述的方法，其特征在于，所述外延生长的p-i-p光电二极管用硅合金超晶格薄膜的堆积制成。8.如权利要求7所述的方法，其特征在于，在所述堆积的顶部外延生长一层薄重掺杂硅冠状薄膜。9.如权利要求1所述的方法，其特征在于，光电二极管模块的选择性外延生长...

【专利技术属性】
技术研发人员：CJRP奥古斯托，L福里斯特，
申请(专利权)人：量子半导体有限公司，
类型：发明
国别省市：US[美国]