利用自行对准金属硅化物制程形成多晶硅电容器的方法技术

一种利用自行对准金属硅化物制程形成多晶硅电容器的方法，其特征在于，包括下列步骤：　　　　提供一半导体基底，其上形成有隔离结构与晶体管结构，且在形成该晶体管结构的多晶硅栅极时，还同时在该隔离结构上的该半导体基底表面形成作为电容器的下层电极的第一多晶硅层；　　　　在该半导体基底表面形成一作为自行对准金属硅化物阻障的氧化层；　　　　于该半导体基底上的该氧化层表面形成一图案化第二多晶硅层，使其位于该第一多晶硅层上方，以作为该电容器的上层电极；　　　　去除该晶体管结构上的部份该氧化层，使位于该隔离结构上且位于该第一与第二多晶硅层之间残留的该氧化层作为该电容器的介电层；及　　　　进行自行对准金属硅化物制程，使该自行对准金属硅化物形成于该半导体基底的该晶体管结构表面与该第二多晶硅层表面。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种制造混合模拟元件(Mixed Mode Analog Device)的方法，尤其涉及一种利用自行对准金属硅化物(Salicide)制程形成多晶硅(PIP)电容器的方法。
技术介绍
目前，混合模拟元件是指在半导体芯片的逻辑区域中，同时具有如放大器、模拟数字转换器等数字(Digital)元件以及如正反相器、加法器等模拟(Analog)元件的电路，且此混合模拟电路包含构成元件的金属氧化物半导体(MOS)和电容器。半导体的深次微米制程中，如元件需包含电容器，且此电容器为多晶硅(Poly InsulatorPoly，PIP)电容器时，其结构请参阅图1所示如图1所示，在一半导体基底10中依序形成浅沟渠隔离(STI)结构12、晶体管栅极结构14、轻掺杂源/漏极区域16、栅极间隙壁18及重掺杂源/漏极20；其中在形成晶体管栅极结构14的同时，还形成作为电容器的下电极的第一多晶硅层22；再在半导体基底10表面上形成一介电层24，接着再在第一多晶硅层22上方的介电层24表面上沉积第二多晶硅层26，以作为电容器的上电极；且第一多晶硅层22与第二多晶硅层26之间的介电层24除了作为电容器的介电质外，还同时可用来作为第一与第二多晶硅层22、26之间的绝缘隔离之用。然而，这种多晶硅电容器结构仅能制作于上述的制程中，无法应用在自行对准金属硅化物制程中；且其制作步骤缺一不可，无法节省制程步骤，不然就无法形成该多晶硅电容器。
技术实现思路
本专利技术所要解决的技术问题在于提供一种，其系利用在自行对准金属硅化物制程中的自行对准金属硅化物阻障(salicide block)的氧化层直接形成作为该多晶硅电容器的介电层使用。为解决上述技术问题，本专利技术在一半导体基底上形成有隔离结构与晶体管结构，且在形成该晶体管结构的多晶硅栅极时，还同时在该隔离结构上方形成作为电容器的下层电极的第一多晶硅层；接续在半导体基底表面形成一作为自行对准金属硅化物阻障的氧化层及一图案化第二多晶硅层，且该第二多晶硅层位于第一多晶硅层上方，以作为该电容器的上层电极；去除该晶体管结构上的部份氧化层，使位于该隔离结构上且位于第一与第二多晶硅层之间留下的该氧化层作为该电容器的介电层；最后再进行自行对准金属硅化物制程，此自行对准金属硅化物形成于该晶体管结构表面与该第二多晶硅层表面。这样，便可利用自行对准金属硅化物制程中形成多晶硅电容器，并可节省一些形成该多晶硅电容器的制程步骤。下面结合具体实施例及所附附图以对本专利技术进行进一步说明。附图说明图1是现有的具有多晶硅电容器的结构示意图。图2至图6分别为本专利技术的制作多晶硅电容器的各步骤构造的剖视图。标号说明10 半导体基底12 浅沟渠隔离结构14 晶体管栅极结构16 轻掺杂源/漏极区域18 栅极间隙壁20 重掺杂源/漏极22 第一多晶硅层 24 介电层26 第二多晶硅层 30 半导体基底 32 浅沟渠隔离结构34 多晶硅栅极结构36 第一多晶硅层 38 轻掺杂区域40 栅极间隙壁42 重掺杂源/漏极区域44 晶体管结构46 氧化层48 第二多晶硅层 50 图案化第二多晶硅层52 钴金属层 54 氮化钛层56 钴金属硅化物 58 PIP多晶硅电容器具体实施方式本专利技术是一种制造混合模拟元件的电容器的制造方式，此电容器以多晶硅(Poly InsulatorPoly，PIP)叠层方式形成于具有自行对准金属硅化物(Salicide)的制程结构中，并将自行对准金属硅化物制程中使用的自行对准金属硅化物阻障(salicide block)的氧化层直接作为该多晶硅电容器的介电层使用。图2至图6分别为本专利技术的较佳实施例利用自行对准金属硅化物制程制作多晶硅电容器的各步骤构造剖视图；如图所示，本专利技术的制造方法包括下列步骤。请参阅图2所示，首先，进行深次微米的标准制程，在一半导体基底30中形成有数个浅沟渠隔离(STI)结构32，然后在此半导体基底30上形成多晶硅栅极结构34，并同时在该浅沟渠隔离结构32上方形成一第一多晶硅层36，此即作为电容器的下层电极；再以栅极结构34为光刻，对半导体基底30进行一低浓度离子注入，以形成轻掺杂区域38；再在多晶硅栅极结构34的二侧壁形成栅极间隙壁40；另以多晶硅栅极结构34与栅极间隙壁40为光刻，对该基底30进行一高浓度的重离子注入，以形成重掺杂源/漏极区域42，进而完成一晶体管结构44之制作；而后进行一快速热回火处理，至此半导体基底30上的所述多个基本组件已制作完成。请再参阅图2所示，利用化学气相沉积(CVD)技术，在半导体基底30表面形成一作为自行对准金属硅化物阻障的氧化层46，其厚度介于200埃()至2000埃之间，此氧化层46除可用来作为自行对准金属硅化物阻障之外，同时也可作为电容器的介电层使用。再于该氧化层46表面沉积形成一第二多晶硅层48。接着，利用微影蚀刻制程，蚀刻去除部份的第二多晶硅层48，仅留下位于该半导体基底30表面的第一多晶硅层36上方的图案化第二多晶硅层50，如图3所示，以作为该电容器的上层电极。如图4所示，利用微影蚀刻制程，去除该晶体管结构44上的部份所述氧化层46，使位于该浅沟渠隔离结构32上且位于该第一与第二多晶硅层36、50之间残留的该氧化层46作为该电容器的介电层，且此部份的氧化层46完全覆盖住第一多晶硅层36；且不能有金属硅化物生成的组件，如静电放电(ESD)结构、电阻器和电容器，此时须有氧化层46覆盖于其上，以避免于后续的自行对准金属硅化物的形成过程中产生金属硅化物。然后，继续进行自行对准金属硅化物(Salicide)制程，如图5所示，在半导体基底30表面先溅镀形成一钴金属层52及一氮化钛(TiN)层54；再进行第一次高温快速加热(RTA)制程，使钛金属层52与晶体管结构44的多晶硅栅极34及重掺杂源/漏极区域42以及图案化第二多晶硅层50表面相接触的部份产生硅化反应而自行对准形成钴金属硅化物56；而未参与反应或反应后剩余的钴金属52与氮化钛层54将以湿蚀刻的方式选择性地加以去除；并进行第二次高温快速加热制程，如此即可在半导体基底30上形成如图6所示的稳定的自行对准的钴金属硅化物56结构。且该金属层52的材质除了为钴金属之外，亦可为钛、镍、钯或铂等其它金属。其中，在形成具有自行对准金属硅化物的半导体制程结构中，由该第一多晶硅层36的下层电极、该氧化层46的介电层以及该图案化第二多晶硅层50的下层电极共同组成如图6所示的叠层状PIP多晶硅电容器58结构。本专利技术将自行对准金属硅化物阻障的氧化层直接用来当作电容器的介电层，故可节省一些形成多晶硅电容器的制程步骤。以上所述的具体实施例仅为了说明本专利技术的技术思想及特点，其目的在使本领域的普通技术人员能够了解本专利技术的内容并据以实施，本专利技术的保护范围并不仅局限于本具体实施方式，即凡依本专利技术所揭示的精神所作之等同变化或修饰，仍应涵盖在本专利技术的专利保护范围内。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种利用自行对准金属硅化物制程形成多晶硅电容器的方法，其特征在于，包括下列步骤提供一半导体基底，其上形成有隔离结构与晶体管结构，且在形成该晶体管结构的多晶硅栅极时，还同时在该隔离结构上的该半导体基底表面形成作为电容器的下层电极的第一多晶硅层；在该半导体基底表面形成一作为自行对准金属硅化物阻障的氧化层；于该半导体基底上的该氧化层表面形成一图案化第二多晶硅层，使其位于该第一多晶硅层上方，以作为该电容器的上层电极；去除该晶体管结构上的部份该氧化层，使位于该隔离结构上且位于该第一与第二多晶硅层之间残留的该氧化层作为该电容器的介电层；及进行自行对准金属硅化物制程，使该自行对准金属硅化物形成于该半导体基底的该晶体管结构表面与该第二多晶硅层表面。2.根据权利要求1所述的利用自行对准金属硅化物制程形成多晶硅电容器的方法，其特征在于，其中该隔离结构为浅沟渠隔离结构。3.根据权利要求1所述的利用自行对准金属硅化物制程形成多晶硅电容器的方法，其特征在于，其中该晶体管结构包含多晶硅栅极结构、轻掺杂区域、栅极间隙壁及重掺杂源/漏极区域。4.根据权利要求1所述的利用自行对准金属硅化物制程形成多晶硅电容器的方法，其特征在于，其中该氧化层是利用化学气相沉积方法形成的。5.根据权利要求1所述的利用自行对准金属硅化物制程形成多晶硅电容器的方法，其特征在于，其中该该氧化层的厚度介于200埃()至2000埃之间。6....

【专利技术属性】
技术研发人员：高荣正，方浩，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：