一种设计图形的校正方法，它是考虑了在半导体集成电路各层之间加工余量的校正设计图形的方法，此方法包括下述步骤：基于第一层设计图形计算对应于第一层加工图形形状的第一图形形状；基于第二层设计图形计算对应于第二层加工图形形状的第二图形形状；通过对上述第一图形形状与第二图形形状进行布尔运算处理，计算第三图形形状；判定根据上述第三图形形状求得的评价值是否满足预定值；在判定上述评价值不满足预定值时，校正上述第一与第二设计图形两者中至少一方。
【技术实现步骤摘要】
本专利技术涉及用于修正半导体集成电路设计图形的设计图形校正方法以及用于制作半导体集成电路的掩模图形的掩模图形的制作方法。
技术介绍
近年来半导体器件的制造技术的进步异常惊人。最小加工尺寸为0.13μm的半导体器件已开始工业化生产。这样的微细化是通过掩模加工技术，光刻技术以及蚀刻技术等微细图形形成技术飞跃的进步而实现。在图形尺寸充分大的时代，是把拟于晶片上形成的LSI图形原样地作为设计图形，制成忠实于此设计图形的掩模图形，通过投影光学系统将此掩模图形复制到晶片上，而能于晶片上形成基本上如设计图形的图形。但是随着图形的微细化的进步，在各个加工过程中已难于忠实地形成图形，因为产生了最终加工图形形状不像设计图形的问题。为了解决上述问题，要想使最终的加工图形的尺寸等于设计图形的尺寸，制成与设计图形不同的掩模图形的所谓掩模数据处理至关重要。掩模数据处理中存在有图形运算处理与应用设计规则检查(D、R、C)等以变更掩模图形的MDP处理，以及用于校正光邻近效应(OPE)的光邻近效应校正(OPC)的处理等，通过进行这类处理使最终的加工图形尺寸如所期望的尺寸，能够恰当地校正掩模图形。近年来，伴随着设计图形的微细化，光刻加工中的K1值(K1＝W/(NA/λ)，W设计图形尺寸、λ曝光装置的曝光波长、NA曝光装置中所用透镜的数值孔径)愈益减小。结果使OPE趋向于进一步增大，因而OPC处理的负担非常之大。为了达到OPC处理的高精度化，采用了可正确预测OPE的光强模拟装置，能够对各种掩模图形计算恰当校正值的模型基OPC方法已成为主流。此外，为了验证进行过复杂的模型基OPC的掩模，使用光刻模拟的模型基OPC验证技术已变得非常重要。但是虽已提出了将模型基OPC验证技术应用于单层情形检测光刻余量小的危险图形的技术(例如参看美国专利NOS。6470489与6415421)，但这种技术不能获得充分的检测精度。再者，至今尚未开发出能判定在多层之间是否确保有充分的光刻余量的技术。因此，迄今难以保证充分的加工形状。而要是想保证充分的加工形状，则会有增大布局面积、加大芯片尺寸的问题。
技术实现思路
根据本专利技术的一种观点的设计图形校正方法，乃是考虑了在半导体集成电路层间加工余量的校正设计图形的方法，此方法包括下述步骤基于第一设计图形计算对应于第一层加工图形形状的第一图形形状；基于第二设计图形计算对应于第二层加工图形形状的第二图形形状；通过对此第一图形形状与第二图形形状进行布尔运算处理，计算第三图形形状；判定根据上述第三图形形状求得的评价值是否满足预定值，而在判定上述评价值不满足预定值时校正上述第一与第二设计图形中至少一方。附图说明图1示明单层时加工图形形状。图2示明多层时加工图形形状。图3示明考虑了多层间对准偏差下的加工图形形状。图4A与4B说明接触层、栅层与扩散层。图5A、5B与5C例示金属布线与通路的布置。图6例示P与R工具、OPC工具、光刻验证工具与压缩工具相组合成的设计布局系统。图7示明相对于多层的验证处理流程。图8具体例示相对于多层验证处理的流程。图9示明对实际布局的应用结果。图10说明在考虑了对准偏差的概率分布情形下对设计图形的反馈方法。图11A与11B示明栅层、扩散层与接触层的关系。图12示明栅前端部与扩散层加工图形形状的关系。图13示明掩模的制造方法与半导体器件制造方法的流程。具体实施形式下面参考附图说明本专利技术的实施形式(第一实施形式)图1示明相对于单层进行OPC的结果。在此设定金属布线(M1)层。OPC后的图形与设计图形(目标图形)的偏差则以涂黑表示。图2示明考虑到多数层时进行OPC的结果。将金属布线(M1)设定为基于第一设计图形的第一层，而将接触孔(CS)设定为基于第二设计图形的第二层。曝光量与焦点位置都设定为最佳条件。此外，在图2中没有考虑M1与CS间的覆盖偏差。M1的加工图形形状与CS的加工图形形状的AND(与)区域需要一定面积以上。例如以M1的设计图形与CS的设计图形的AND 区域的面积为A1，以M1的加工图形形状与CS的加工图形形状的AND区域的面积为A2，则A2对A1之面积比(A2/A1)需在预定值以上。在后面的说明中，此面积比有时也简称为面积。M1与CS之间实际上在曝光时会发生覆盖偏差。因此如图3所示，M1的加工图形形状(第一图形形状)与CS的加工图形形状(第二图形形状)间的位置关系偏移。即使是在这种情形，AND区域的面积也需在预定值以上，对于不能确保预定值以上面积的情形，则需进行设计图形(设计规则)或掩模图形的修正。也即需进行使AND区域面积增大的修正。具体的修正方法有(1)扩大金属布线的宽度；(2)加大接触孔的直径，等等。但在方法(2)中需要考虑此接触孔所连接的层。对此用图4A与图4B说明。图4A是设计布局，图4B是于晶片上的加工形状。图中，11为扩散层、12为栅层、13为与栅层12连接的接触层、14为与扩散层11连接的接触层。例如，在用于将金属层(金属布线层)与栅层连接的接触孔或是将金属层与扩散层(源漏扩散层)连接的接触孔情形，能够形成比所需尺寸为大的接触孔。因此，接触孔的图形有时会从栅层与扩散层的图形中露出。这样，在采用方法(2)时需要考虑接触孔图形与栅图形的间隔(设计图形的间隔或是加工图形形状的间隔)。再有，考虑覆盖层偏差的程度，还需估计接触孔直径的校正量。再有，当接触孔也是用于连接金属布线M1(第一层金属布线)与金属布线M2(第二层金属布线)的接触孔时(在以后，有时会将这种金属孔称为通路(Via))，有必要作与上述相同的注意。例如为了充分地确保金属布线M1与通路1的AND区域。当增大通路V1时，通路V1与金属布线M2之间的接触面积也增大。假定金属布线层M2附近配置有另外的通路V2，通过增大通路V1后，通路V1与通路V2的间隔将变窄，结果，通路V1与通路V2就可能接触。因此在加大通路V1时要判断(1)通路V1附近存在有另外的通路V2否？(2)通路V2相对于通路V1存在于哪个方向中？(3)通路V2与通路V1即使接触有无问题呢？(若为同电位的通路，即便接触也无问题)。要根据此判断结果来决定通路V1的大小和通路V1的扩大方向。图5A、5B与5C示明了有关的例子，图5A示明在通路V1附近不存在通路V2的情形，图5B示明在通路V1一侧存在通路V2的情形，图5C则示明包括在通路V1附近通路V2存在与不存在这两种情形的情形。图中，21为第一金属布线(M1)、22为第二金属布线(M2)、31为第一通路(V1)、32为第二通路(V2)。在图5A的情形，通路V1(通路31)能简单地扩大。图5B的情形中，为避免通路V1(通路31)与通路V2(通路32)的接触，能沿与通路32的存在方向相反方向扩大通路31。此外，在图5C的情形，可将能扩大的通路扩大，而对于不能扩大的通路则可加大金属布线M1与M2的宽度。在图5C中，中央的两个通路由于附近另有通路，便将金属布线22的前端加粗。再有，周边的10个通路则沿附近没有其他通路的方向将通路扩大。一般，金属布线与通路的布置用布置与布线(P与R)工具进行。在本实施形式中，应用具有这种P与R工具的系统，计算出通路与金属布线的晶片上的加工图形形状，根据计算结果对上述(1)～(3)进行判定，基本文档来自技高网...
【技术保护点】
一种设计图形校正方法，其是考虑了半导体集成电路层间加工余量的校正设计图形的方法，此方法包括下述步骤：基于第一设计图形计算对应于第一层加工图形形状的第一图形形状；基于第二设计图形计算对应于第二层加工图形形状的第二图形形状；通过对上述第一图形形状与第二图形形状进行布尔运算处理，计算第三图形形状；判定根据上述第三图形形状得到的评价值是否满足预定值；在判定上述评价值不满足预定值时，校正上述第一与第二设计图形两者中至少一方。
【技术特征摘要】
JP 2003-12-17 419600/20031.一种设计图形校正方法，其是考虑了半导体集成电路层间加工余量的校正设计图形的方法，此方法包括下述步骤基于第一设计图形计算对应于第一层加工图形形状的第一图形形状；基于第二设计图形计算对应于第二层加工图形形状的第二图形形状；通过对上述第一图形形状与第二图形形状进行布尔运算处理，计算第三图形形状；判定根据上述第三图形形状得到的评价值是否满足预定值；在判定上述评价值不满足预定值时，校正上述第一与第二设计图形两者中至少一方。2.如权利要求1的方法，其中上述第一图形形状是由通过相对于上述第一设计图形实施包含光邻近效应校正的重定尺寸处理得到的掩模图形进行计算的。3.如权利要求1的方法，其中上述第二图形形状是由通过相对于上述第二设计图形实施包含光邻近效应校正的重定尺寸处理得到的掩模图形进行计算的。4.如权利要求1的方法，其中上述布尔运算处理是在上述第一与第二图形形状至少一方移动或重定尺寸后进行的。5.如权利要求1的方法，其中上述布尔运算处理是在考虑到上述第一层与上述第二层之间的对准偏差进行的。6.如权利要求1的方法，其中上述布尔运算处理是在考虑到上述第一层与上述第二层之间的对准偏差量的概率分布进行的。7.如权利要求1的方法，其中上述布尔运算处理包含AND运算处理与NOT运算处理中的至少一方。8.如权利要求1的方法，其中上述评价值包括上述第三图形形状的面积、外周线长度与图形宽度中至少之一。9.如权利要求1的方法，其中上述第一与第二图形形状中至少之一是在考虑到预定的加工条件下计算的；这里所预定的加工条件包括曝光装置的照明光波长、曝光装置的透镜数值孔径、曝光装置的照明形状、曝光装置的焦点位置、曝光装置的透镜的像差、曝光装置在晶片上的曝光量、对准偏差、掩模尺寸以及光刻胶中所含氧的扩散长度中至少之一。10.如权利要1求的方法，其中上述第一层与第二层分别对应于栅层、布线层、接触层、扩散层、离子注入层与阱层中之一。11.如权利要求1的方法，...
【专利技术属性】
技术研发人员：小谷敏也，姜帅现，市川裕隆，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。