电子器件制造技术

一种用于在多层结构中形成电子器件的方法，包括以下步骤：　　　　在横向延伸的第一层中限定表面形状分布；　　　　在所述第一层上沉积至少一个非平面化层，以使所述或每个非平面化层的表面的表面形状分布与所述横向延伸的第一层的表面形状分布一致；以及　　　　在所述最上非平面化层上沉积至少一个附加层的图案，从而通过所述非平面化层的所述表面形状分布的形状限定所述附加层的横向位置，并由此所述附加层与在所述第一层中的所述表面形状分布横向对准。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及电子器件，尤其是有机电子器件以及形成该器件的方法。
技术介绍
近来，半导电共扼聚合物薄膜晶体管(TFT)已经在研究中，用于塑料基片上集成的廉价逻辑电路(C.Drury等人，APL 73，108(1998))和高分辨率有源矩阵显示器中的光电集成器件和象素晶体管开关(H.Sirringhaus等人，Science 280，1741(1998)，A.Dodabalapur等人，Appl.Phys.Lett.73，142(1998))。在具有聚合物半导体和无机金属电极以及栅电介质层的测试器件构造中，已经说明了高性能TFT。已经达到高达0.1cm2/Vs的载流子迁移率和106-108的ON-OFF(开-关)电流比，其可与非晶硅TFT的性能相比(H.Sirringhaus等人，Advance in Solid State Physics 39，101(1999))。聚合物半导体的一个优点是它们本身可以经历简单和低成本溶液处理。然而，全聚合物TFT器件和集成电路需要形成聚合物导体、半导体和绝缘体的横向图案的能力。已经出现了各种图案技术，如光刻(WO 99/10939A2)，丝网印刷(Z.Bao等人，Chem.Mat.9，1299(1997))，软平版印刷(J.A.Rogers，Appl.Phys.Lett.75，1010(1999))，微铸模(J.A.Rogers，Appl.Phys.Lett.72，2716(1998))，以及直接喷墨印刷(H.Sirringhaus等人，UK 0009911.9)。许多直接印刷技术不能提供限定TFT的源电极和漏电极所需的图案分辨率。为了获得足够的驱动电流和开关速度，需要小于10μm的沟道长度。在喷墨印刷的情况下，通过在包含不同表面自由能的区域的预构图基片上印刷，已经克服了该分辨率问题(H.Sirringhaus等人，UK 0009915.0)。在专利申请PCT/GB01/04421中，公开了一种方法，其允许通过结合直接写印刷和压印来制造聚合物TFT。该方法基于将包含尖凸出楔阵列的模板(master)压在包含至少一个聚合物层和至少一个导电层的基片上，并微切割导电层以形成TFT的源电极和漏电极。该公开的方法还可以应用于包含多于一个导电层的多层结构，并允许形成垂直场效应晶体管(FET)器件，其中在通过压印步骤形成的垂直侧壁上形成晶体管沟道，以及通过沉积的绝缘或半导电膜的厚度而不是通过高分辨率构图步骤来限定FET的沟道长度。该方法允许低成本地制造具有亚微米沟道长度的FET。在专利申请PCT/GB01/04421中，还公开了一种用于限定自对准栅电极的方法。该方法基于使用由压印步骤产生的表面形状分布(topographical profile)，该压印步骤限定源和漏电极以限制栅电极的沉积。在自对准器件构造中，自动调整栅电极的位置并与源电极和漏电极对准。这对于许多电路应用很有利，因为这减小了源-漏和栅电极之间的寄生电容。这对于印刷的器件尤其重要，其中沉积的导电电极和互连的宽度倾向于较大，即在20-100μm的数量级。此外，在如直接喷墨印刷的技术中滴剂放置的位置精确度通常不足以获得小的重叠电容。通常，为了确保栅电极与有源沟道区域到处重叠，并允许滴剂放置的任何统计偏差，需要相对大的重叠。在自对准器件中，栅电极被自动限制在源电极和漏电极之间的沟道区域，而不与导电源漏电极区域本身重叠，即重叠面积为约LW(L沟道长度，W沟道宽度)，而不是dW(d印刷栅极线的宽度)。这样，显著减小了寄生重叠电容。
技术实现思路
根据本专利技术的第一方面，提供了一种用于在多层结构中形成电子器件的方法，包括将表面形状分布压印到基片中，该基片包括第一和第二凹入(凸出)区域以及将所述第一和第二区域分开的第三凸出(凹入)区域，包括在所述第一和第二区域中沉积导电或半导电材料的溶液的附加步骤。该方法还可以包括在沉积所述导电或半导电材料之前选择性调节(modification)所述压印基片的表面能，以减小所述第三区域中的所述导电或半导电材料的溶液的变湿。根据本专利技术的另一个方面，提供了一种用于在多层结构中形成自对准电子器件的方法，包括在第一层中限定表面形状分布，在所述第一层上沉积至少一个附加、保形(conformal)层，有选择地调节所述附加层的表面能，并在沉积与所述第一层中的表面形状分布对齐的至少一个附加层的图案。根据本专利技术的另一个方面，提供了一种用于形成垂直沟道场效应晶体管的方法，包括这样的步骤，压印包含至少一个聚合物层的基片，并将导电电极的一部分推入所述基片中，以形成垂直沟道晶体管的源电极和漏电极。根据本专利技术的另一个方面，提供了一种用于通过压印形成表面能图案的方法，该方法用于指导用于形成场效应晶体管器件的至少一层的材料沉积。根据本专利技术的另一个方面，提供了如权利要求所述的方法和器件。本专利技术的其它方面包括通过上述和其它方法形成的器件，以及集成电路、逻辑电路、显示电路、传感器件和/或包括一个或多个这种器件的存储器器件电路。优选在公共基片上形成所述器件。优选在有机材料的公共层中形成所述器件。本专利技术的优选方面涉及这样的方法，通过该方法可以使用固态压印来制造聚合物晶体管器件和电路。附图说明现在将参考附图只作为实例来描述本专利技术的实施例，其中图1是本专利技术的一个实施例的示意图，其允许高分辨率地限定平面FET的源和漏电极；图2是图1的实施例的变形的示意图，其中压印模板具有尖凸出楔的形状；图3是具有与源电极和漏电极自对准的栅电极的顶部栅极平面FET器件的示意图；图4是具有与源电极和漏电极自对准的栅电极的底部栅极平面FET器件的示意图；图5是底部栅极(a)和顶部栅极(b)FET器件的示意图，其中上层通过由在下层中沉积的电极产生的表面形状分布自对准；图6示出了具有自对准栅电极的垂直沟道FET的器件结构；图7示出了具有自对准栅电极的垂直沟道FET的另一器件结构；图8示出了用于通过压印限定表面能图案的工艺；图9示出了用于通过压印限定表面能图案的另一工艺；图10示出了局部增加电介质层的电容的各种工艺。具体实施例方式图1示出了使用压印以限定FET器件的临界沟道长度的示意图。基片1是挠性塑料基片，如聚(对苯二甲酸乙二酯)(PET)、聚醚砜(PES)、和聚萘二甲酸乙二酯(PEN)。可选地，基片也可以是刚性基片，如覆有聚合物层的玻璃基片。通过将包含凸出细部(feature)阵列的压印工具2压到基片中，来压印基片。在升高的温度下进行压印步骤，该温度优选接近基片或基片上的最上层的玻璃转变温度。也可以通过将基片1处于其液相，来进行压印步骤。优选，选择聚合物层的厚度大于压印工具的凸出细部的高度。如果聚合物层薄于模板的凸出细部的高度，需要注意减小压印工具的损坏。在压印步骤之后，将导电墨水8沉积在压印沟槽中。可以以液滴的形式例如通过喷墨印刷、喷雾沉积(aerosol deposition)或喷洒涂覆，或以连续膜的形式例如通过叶片涂覆(blade coating)、旋转涂覆或浸渍涂覆，来沉积墨水。通过毛细作用，将导电墨水的沉积限制在基片上的沟槽3、4中，该沟槽限定了FET的源电极和漏电极。在限定器件的沟道长度L的窄脊5的顶部上没有发生沉积。为了加强沉积的墨水在沟槽中本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种用于在多层结构中形成电子器件的方法，包括以下步骤在横向延伸的第一层中限定表面形状分布；在所述第一层上沉积至少一个非平面化层，以使所述或每个非平面化层的表面的表面形状分布与所述横向延伸的第一层的表面形状分布一致；以及在所述最上非平面化层上沉积至少一个附加层的图案，从而通过所述非平面化层的所述表面形状分布的形状限定所述附加层的横向位置，并由此所述附加层与在所述第一层中的所述表面形状分布横向对准。2.根据权利要求1的方法，其中从溶液沉积所述附加层。3.根据权利要求1或2的方法，其中在沉积所述附加层的所述步骤之前，所述方法还包括进行表面调节处理的步骤，该处理对所述非平面化层的相对凸出区域和所述非平面化层的相对凹入区域的效果不同，以在所述非平面化层的相对凸出区域和相对凹入区域之间产生表面能对比。4.根据权利要求3的方法，其中所述表面调节处理包括选择性地沉积调节所述基片的表面能的表面调节材料。5.根据以上权利要求中任意一项的方法，其中所述基片包括挠性塑料基片，例如聚(对苯二甲酸乙二醇酯)(PET)、聚醚砜(PES)、或聚萘二甲酸乙二醇酯(PEN)。6.根据权利要求3或4的方法，其中进行所述表面调节处理的所述步骤包括通过将所述表面与载有表面调节材料的平坦压模相接触，层压所述基片的表面。7.根据权利要求6的方法，其中所述表面调节材料是自组装单层(SAM)。8.根据权利要求6或7的方法，其中所述SAM能够接合到所述表面上的功能基，并具有包含一个极性基的尾部。9.根据以上权利要求中任意一项的方法，其中通过真空沉积技术沉积所述非平面化层。10.根据以上权利要求中任意一项的方法，其中从溶液沉积所述非平面化层。11.根据权利要求6的方法，还包括将机械支撑层施加到所述非平面化层的表面的步骤，该步骤用于在进行表面调节处理的所述步骤期间保持所述平坦压模与所述非平面化层的相对凹入区域分开。12.根据以上权利要求中任意一项的方法，其中通过压印所述第一层来形成所述第一层中的所述表面形状分布。13.根据以上权利要求中任意一项的方法，其中所述方法还包括，在沉积至少一个非平面化层的所述步骤之前，在所述第一层中的所述表面形状分布的至少一个凹入区域中沉积导电或半导电材料的溶液的步骤。14.根据权利要求13的方法，其中所述导电或半导电材料的溶液部分填充在所述第一层中的所述表面形状分布的至少一个凹入区域。15.根据权利要求13或14的方法，其中在所述表面形状分布上沉积导电或半导电材料的所述步骤之前，所述方法还包括进行表面调节处理的步骤，该处理对所述第一层的相对凸出区域和所述第一层的相对凹入区域的效果不同，以在所述第一层的相对凸出区域和相对凹入区域之间产生表面能对比。16.根据权利要求13、14或15的方法，其中在所述表面形状分布上沉积所述导电或半导电材料的所述步骤颠倒在所述表面形状分布的相对凸出区域和相对凹入区域之间的表面能对比，从而在所述沉积步骤之前具有相对高的表面能的区域在所述沉积步骤之后具有相对低的表面能。17.根据权利要求13至16中任意一项的方法，其中在所述第一层中的所述表面形状分布的区域上沉积的所述导电或半导电材料形成所述电子器件的一个或多个功能部件。18.根据权利要求17的方法，其中所述电子器件的所述一个或多个功能部件是所述电子器件的电极。19.根据以上权利要求中任意一项的方法，其中在沉积至少一个附加层的所述步骤之前，所述方法还包括将表面调节层施加到所述最上非平面化层的相对凸出区域或相对凹入区域的一个，从而将所述附加层限制到所述最上非平面化层的相对凸出区域或相对凹入区域的另一个。20.根据权利要求19的方法，其中在施加表面调节层的所述步骤之前，在所述非平面化层的相对凸出区域或相对凹入区域的一个上有选择地进行表面处理步骤。21.根据权利要求19或20的方法，其中所述表面处理步骤包括将所述附加非平面化层变湿以用于沉积所述附加层的步骤。22.根据权利要求19、20或21的方法，其中所述表面调节层是低表面能的聚合物。23.根据权利要求3或当从属于权利要求3时权利要求4至22中任意一项的方法，其中进行表面调节处理的所述步骤包括以斜角在所述基片上沉积表面调节材料，从而将所述表面调节材料沉积在所述基片的所述凸出部分上，并在沉积所述表面调节材料期间通过所述凸出部分遮蔽所述凹入部分。24.根据权利要求23的方法，其中所述低表面能的聚合物是含氟聚合物。25.根据以上权利要求中任意一项的方法，其...

【专利技术属性】
技术研发人员：托马斯·M·布朗，汉宁·司瑞英豪司，
申请(专利权)人：造型逻辑有限公司，
类型：发明
国别省市：