侧壁有源接脚存储器及其制造方法技术

一种形成具有复合层的存储单元的方法被提出。此复合层具有一第一电极、覆盖此第一电极的一绝缘层与此覆盖此绝缘层的一第二电极。形成一侧壁空间，此侧壁空间包括一个具有第一电极与第二电极的可程序化阻抗材料。通过沉积覆盖在复合层侧壁上的可程序化阻抗材料层、各向异性地蚀刻此可程序化阻抗材料层以除去隔开此侧壁的部分与选择性地根据此侧壁空间大小所定义出来的图案蚀刻此可程序化阻抗材料层，此大小在实施例中约小于等于为４０纳米。

【技术实现步骤摘要】

本专利技术涉及一种可程序化阻抗材料的高密度存储装置及其制造方法，特别是涉及一种以相变化为依据的存储材料。
技术介绍
硫属化合物(Chalcogenide)广泛运用于可擦写的光盘片上。此材料具有至少两种固相变化，通常为结晶相(amorphous)及非晶相(crystalline)。激光脉冲波用于光盘片上以转换相位且在相变化后读取硫属化合物材料上的光学特性。应用电流脉波也可使硫属化合物达成相变化，此特性使用可程序化阻抗形成非挥发性存储器电路。发展的方向之一为朝向使用小量的可程序化阻抗材料，特别是在微小细孔当中。而关于发展微小细孔的专利有Ovshinsky，″Multibit Single CellMemory Element Having Tapered Contact，″美国专利第5,687,112号，issuedNovember 11，1997；Zahorik等人，″Method of Making Chalogenide[sic]Memory Device，″美国专利第5,789,277号，issued August 4，1998；Doan等人，″Controllable Ovonic Phase-Change Semiconductor Memory Device andMethods of Fabricating the Same，″美国专利第6,150,253号，issuedNovember 21，2000。关于美国专利申请书刊载No.US-2004-0026686-A1上揭露了一相变化存储单元，其相变化元件包括了在电极/电介质/电极的复合层上的一侧壁。数据的储存通过电流在相变化材料的结晶相与非晶相之间转变而达成。电流加热此材料且在两状态之间造成变化。施加一低电流使得状态由非晶相改变至结晶相；施加一高电流，则使得状态由结晶相改变至非晶相，于此称为重置。降低使相变化材料由结晶相改变至非晶相的重置电流的磁性实为必要，而降低重置电流的磁性的方法即为减少相变化材料元素(element)在存储单元中的大小及减少于电极及相变化材料间接触面积的大小。因此，形成具有小量可程序化阻抗材料的存储单元的方法及结构的设计机会大大提升。
技术实现思路
本专利技术包括形成具有可程序化阻抗材料的狭窄侧壁及接脚的存储单元的装置及方法。有鉴于此，本专利技术的目的就是在提供一种形成存储单元的方法，包括形成一电极复合层、一绝缘层、一第二电极、间隔物。该电极复合层具有一第一电极，绝缘层配置于第一电极之上，第二电极配置于绝缘层之上，第二电极在电极复合层的至少一绝缘层上具有一侧壁。间隔物包括一可程序化阻抗材料，与第一电极及第二电极电连接。且间隔物具有一长度、一宽度与一厚度。长度沿着侧壁从第一电极延展至第二电极，宽度与长度垂直，而厚度取决于用以形成间隔物的相变化材料的该绝缘层的厚度。间隔物以沉积可程序化阻抗材料在电极复合层上而形成，各向异性蚀刻可程序化阻抗材料间隔物以移除离侧壁较远的区域的间隔物，且选择性地依据一图案蚀刻可程序化阻抗材料用以界定间隔物的宽度。在本实施例中，宽度小于50纳米且优选地为40纳米或小于40纳米。选择性蚀刻可程序化阻抗材料依据一图案以界定具有狭小宽度的间隔物，一技术包括形成一具有光刻图案的蚀刻光掩模以界定一光刻宽度，然后削减蚀刻光掩模以提供一削减光掩模以界定一用以定义间隔物宽度的图案。在一例子中，蚀刻光掩模包括一光致抗蚀剂，此光致抗蚀剂被各向异性蚀刻以形成为使用一氧基(oxygen based)离子蚀刻的削减光掩模。在另一例子中，蚀刻光掩模包括一使用光刻工艺形成的硬掩模，此硬掩模被蚀刻宽度以形成削减光掩模。在存储单元中的相变化接脚的工作区的三维尺寸优选的是小于50纳米，且皆小于用以形成存储单元的光刻工艺的最小特征尺寸。此三维尺寸通过相变化材料的薄膜厚度、电介质的薄膜厚度及削减光掩模所界定。因此，存储单元的尺寸(即为相变化材料的体积)非常小(小于F3，其中F为用以制造存储单元的工艺的最小光刻特征尺寸)。相变化材料的存储单元包括一在电极复合层的侧壁上的狭窄接脚。接触区域位于至少一上电极及下电极且相变化材料接脚由次光刻程通过电极层的厚度高度所定义，且光致抗蚀剂图案削减工艺用以界定接点的宽度。小存储单元及小接点区域允许提供具有非常小的重置电流及低能源消耗的存储器。根据本专利技术的目的，提出一种存储装置包括电极复合层，此电极复合层包括一第一电极、一电介层及一第二电极、一间隔物。电介层配置于第一电极之上，第二电极配置电介层之上。电极复合层具有一侧壁覆盖在至少一绝缘层。具有可程序化阻抗材料的间隔物在侧壁上与第一电极及第二电极电连接。间隔物具有一长度、一宽度及一厚度，长度沿着侧壁从第一电极延展至第二电极，宽度与长度垂直。在本实例中所揭露的技术，间隔物的宽度及厚度少于40纳米。可程序化阻抗材料包括一相变化材料，为可逆地可程序化。根据本专利技术的另一目的，提出一种存储器阵列，包括多个具有通道晶体管的存储装置，排列于高密度的行列的阵列中，在半导体基板上，通道晶体管包括源极及漏极，以及一栅极耦接至沿着存储单元的列的字线。存储单元形成于整合电路的通道晶体管之上，具有从相对应的通道晶体管延展至在个别存储装置的电极的接点。位线金属化形成于存储单元之上，且接点的范围从各别存储装置的上电极至沿着相对应阵列中存储单元的栏的位线。在本实施例中，二列的存储单元共有源接点，此源接点具有一共源线耦接至源接点，且大致上与阵列中的字线平行。根据本专利技术的再一目的，提出一种形成相变化接脚的方法。此相变化接脚可形成一非常小的接脚在一整合电路或其它装置上。此接脚的尺寸小于最小特征尺寸，第一代光刻工艺即可提供。举例来说，小尺寸的接脚可形成于其它型式的薄膜复合层之上，例如是薄膜电介质的复合层，具有或不具有接触接脚的电极层。纳米技术装置使用非相变化材料以提供非常小的接脚结构，比如是金属、电介质、有机材料、半导体等。为让本专利技术的上述目的、特征、和优点能更明显易懂，以下配合附图以及优选实施例，以更详细地说明本专利技术。附图说明图1绘示一侧壁有源接脚存储单元10的透视图。图2绘示一存储阵列的示意图。图3绘示依照本专利技术优选实施例的整合电路的简化方块图。图4绘示多个侧壁有源接脚相变化随机存取存储单元100-103的剖面图。图5绘示结构99在前段工艺后形成标准的互补金氧半导体元件依照本实施例在图2的阵列中的字线、共源线及通道晶体管。图6A绘示光掩模图案的上视图。图6B绘示电极复合层60、65的剖面图。图7绘示一结构在沉积后，例如是溅射，一锗锑碲的保角层170或其它可程序化阻抗材料涂布于电极复合层60、65。图8A绘示蚀刻侧壁的平面图。图8B绘示侧壁171及172的剖面图。图9绘示电介质填充工艺。图10绘示氧化膜化学机械研磨工艺应用于平坦化表面，且暴露出锗锑碲侧壁171及172的顶端181及182。图11绘示光致抗蚀剂图案修整用以形成次光刻光掩模以修整侧壁171及172。图12A绘示侧壁存储单元宽度蚀刻的平面图。图12B绘示蚀刻移除暴露的锗锑碲留下一狭窄的侧壁接脚124于电极复合层的剖面图。图13绘示工艺的下一步骤的平面图。图14绘示填充小接缝及氧化沉积的步骤。图15绘示为位线的导孔成形及金属化且位本文档来自技高网...

【技术保护点】
一种形成一存储单元的方法，包括：　　　　形成一第一电极，一绝缘层配置于一第一电极之上，一第二电极配置于该绝缘层之上，且该绝缘层具有一侧壁；　　　　在一侧壁上形成一间隔物，该间隔物包括一可程序化阻抗材料，该可程序化阻抗材料与该第一电极及该第二电极电连接，该间隔物具有一长度、一宽度及一厚度，该长度沿着该侧壁从该第一电极延展至该第二电极，该宽度与该长度垂直，而该厚度取决于该相变化材料的该绝缘层的厚度，且其中形成该间隔物包括：　　　　沉积一可程序化阻抗材料层于侧壁上；　　　　各向异性蚀刻可程序化阻抗材料层以移除除侧壁外的部分区域的可程序化阻抗材料；及　　　　选择性地依据一图案蚀刻可程序化阻抗材料以界定该间隔物的该宽度，该宽度小于４０纳米。

【技术特征摘要】
US 2004-11-22 60/630,123;US 2005-11-21 11/285,4731.一种形成一存储单元的方法，包括形成一第一电极，一绝缘层配置于一第一电极之上，一第二电极配置于该绝缘层之上，且该绝缘层具有一侧壁；在一侧壁上形成一间隔物，该间隔物包括一可程序化阻抗材料，该可程序化阻抗材料与该第一电极及该第二电极电连接，该间隔物具有一长度、一宽度及一厚度，该长度沿着该侧壁从该第一电极延展至该第二电极，该宽度与该长度垂直，而该厚度取决于该相变化材料的该绝缘层的厚度，且其中形成该间隔物包括沉积一可程序化阻抗材料层于侧壁上；各向异性蚀刻可程序化阻抗材料层以移除除侧壁外的部分区域的可程序化阻抗材料；及选择性地依据一图案蚀刻可程序化阻抗材料以界定该间隔物的该宽度，该宽度小于40纳米。2.如权利要求1所述的方法，其中该选择性地蚀刻包括形成一蚀刻光掩模，该蚀刻光掩模具有一光刻图案以定义一光刻宽度，以及修减该蚀刻光掩模以提供一修整后光掩模以定义该图案，该图案用以定义该宽度。3.如权利要求1所述的方法，其中该选择性地蚀刻包括形成一蚀刻光掩模，该蚀刻光掩模具有一光刻图案以定义一光刻宽度，以及各向异性地蚀刻该蚀刻光掩模以提供一修整后光掩模以定义该图案，该图案用以定义该宽度。4.如权利要求1所述的方法，其中该各向异性蚀刻包括使用一等离子体蚀刻工艺。5.如权利要求1所述的方法，其中该各向异性蚀刻包括使用一反应性离子蚀刻工艺。6.如权利要求1所述的方法，其中该绝缘层在该第一电极及该第二电极间具有一厚度，且其中该间隔物、该第一电极及该第二电极具有个别的厚度，且该些厚度小于40纳米。7.如权利要求1所述的方法，其中该可程序化阻抗材料包括一硫属化合物。8.如权利要求1所述的方法，其中该可程序化阻抗材料具有至少二固相，且该二固相通过感应一电流而可逆。9.如权利要求1所述的方法，其中该可程序化阻抗材料具有至少二固相，该二固相包括一非晶相及一结晶相。10.如权利要求1所述的方法，其中该可程序化阻抗材料包括Ge2Sb2Te5。11.如权利要求1所述的方法，其中该可程序化阻抗材料包括一种或多种材料选自锗、锑、碲、硒、铟、钛、镓、铋、锡、铜、钯、铅、银、硫或是金。12.一种形成一间隔存储单元的方法，包括形成一第一电极，一绝缘层配置于一第一电极之上，一第二电极配置于该绝缘层之上，且该绝缘层具有一使用光刻工艺的侧壁；以及在一侧壁上形成一间隔物，该间隔物包括一可程序化阻抗材料，该可程序化阻抗材料与该第一电极及该第二电极电连接，该间隔物具有一长度、一宽度及一厚度，该长度沿着该侧壁从该第一电极延展至该第二电极，该宽度与该长度垂直，而该厚度取决于该相变化材料的该绝缘层的厚度，且其中形成该间隔物包括沉积一可程序化阻抗材料的层于侧壁上；各向异性蚀刻可程序化阻抗材料层以移除除侧壁外的部分区域的可程序化阻抗材料；及选择性地依据一图案蚀刻可程序化阻抗材料，此可程序化阻抗材料具有一体积小于一光刻工艺中的最小特征尺寸，以定义间隔物的宽度且该宽度小于最小特征尺寸。13.如权利要求12所述的方法，其中该可程序化阻抗材料包括一硫属化合物。14.如权利要求12所述的方法，其中该可程序化阻抗材料具有至少二固相，且该二固相通过感应一电流而可逆。15.如权利要求12所述的方法，其中该可程序化阻抗材料具有至少二固相，该二固相包括一非晶相及一结晶相。16.如权利要求12所述的方法，其中该可程序化阻抗材料包括Ge2Sb2Te5。17.如权利要求...

【专利技术属性】
技术研发人员：龙翔澜，陈士弘，陈逸舟，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]