利用具有热流动特性的负光刻胶层制造半导体的方法技术

一种制造半导体元件的方法，包括形成负光刻胶层，此负光刻胶层形成后可被显影剂溶解。负光刻胶层利用无铬膜光刻掩膜形成图案，此图案化至少改变负光刻胶层的一部分，使被改变部分不被显影剂所溶解。将已图案化的负光刻胶层显影，并移除未改变的部分以在负光刻胶层上产生至少一个孔洞，并加热负光刻胶层使之流动。

【技术实现步骤摘要】

本专利技术涉及一种制造半导体元件的方法，且特别涉及一种利用具有热流动特性的负光刻胶层制造半导体元件的方法。
技术介绍
集成电路由位于半导体基板上一个或多个元件组装所构成。通过组装工艺及材料的改良，过去数十年来已持续降低半导体元件的几何尺寸。例如现今的工艺可产生几何尺寸90纳米以下(工艺可完成的最小组成或排列)的元件，然而为了缩小元件的几何尺寸也为材料及组装工艺带来了需要克服的新挑战。
技术实现思路
因此本专利技术的目的就是提供一种制造半导体元件的方法，特别是涉及一种，以达到符合经济、缩小元件尺寸，并具有精确对准性的半导体显影工艺。根据本专利技术之上述目的，提出一种制造半导体元件的方法，形成聚合物层覆盖于下方层及基板之上。首先利用可流动的聚合物材料涂布于下方层之上，并通过快速转动基板产生的离心力使聚合物材料于下方层表面均匀分布，接着在软烤工艺中此聚合物材料可凝固形成聚合物层。此聚合物层为具有热流动性的负光刻胶(negative photoresist)，特别是此聚合物层于曝光后不会出现交连结构(或仅有极微的交连结构)，并可于特定温度下加热流动。此聚合物层至少包含亲水性对三醇(hydrophilicpendant tertiary alcohol)，使此聚合物层可溶于显影剂例如氢氧化四甲基铵(tetra-methyl-ammonium hydroxide；TMAH)中。此图案化工艺为利用无铬膜光刻掩膜(chromium-less mask)可化学性修饰聚合物层的曝光部分，使曝光部分的亲水性对三醇转变为亲酯性对烯烃(lipophilic pendant olefin)，因而使聚合物层不会流动且不能被显影剂所溶解，此极性的改变也对于减少或消除聚合物层的膨胀效应有影响。随后将此聚合物层显影，并通过移除聚合物层的未曝光部分(可溶于显影剂)而产生至少一个孔洞，并将聚合物层加热一段特定的时间，已知温度、时间及其他变因皆可能改变聚合物层的化学组成，该聚合物层因加热而流动且有效的使孔洞缩小。接着利用蚀刻工艺透过已缩小的孔洞将下方层蚀刻，可使用气体例如氢氟酸(hydrofluoric；HF)或缓冲氢氟酸(buffered hydrofluoric；BHF)进行蚀刻工艺。由于聚合物层的流动使孔洞的尺寸缩小，因而在下方层上的孔洞蚀刻后的尺寸将比在光刻掩膜的相对应区域上来得小。聚合物层随后被移除并露出蚀刻后的下方层。此移除步骤可以通过氧气或氮气干蚀刻法或以显影剂来完成，或利用其他工艺例如化学机械平坦化(CMP)工艺完成。附图说明为让本专利技术之上述和其他目的、特征、优点与实施例能更明显易懂，附图之详细说明如下图1为依照本专利技术一较佳实施例的一种制造具有热流动特性负光刻胶的一部分半导体元件的方法流程图。图2为元件依照图1所示的方法形成聚合物层的截面图。图3为一种图2所示的元件依照图1所示的步骤于聚合物层进行图案化工艺的截面图。图4为一种图2所示的元件依照图1所示的步骤将聚合物层显影的截面图。图5为一种图2所示的元件依照图1所示的步骤加热后的截面图。图6为一种图2所示的元件依照图1所示的步骤蚀刻聚合物层下方下方层的截面图。图7为一种图2所示的元件依照图1所示的步骤将聚合物层移除后的剩余部分的截面图。图8为依照本专利技术所披露的较佳实施例的一种集成电路元件构造截面图。主要元件标记说明10方法12涂布步骤14曝光步骤16显影步骤18加热步骤20蚀刻步骤22移除步骤100元件102基板 104下方层106聚合物层 110光刻掩膜112曝光区 114非曝光区116孔洞 200集成电路202金氧半场效晶体管元件 204基板206金属线 208介层窗210介电层具体实施方式接下来所披露的许多不同实施例，于后描述其特定的组成物及排列，用以说明所披露的实施内容，其内容仅为例示而非用以限定本专利技术。另外，本专利技术所披露的内容可能重复提到数次及/或运用在不同的实施例中，这种重复是为了使目的简要及明确。此外，有关描述第一结构覆盖或位于第二结构上的叙述，可包括此第一结构及此第二结构直接接触的实施例，也包括附加的结构介入此第一与此第二结构之间，使此第一与第二结构没有直接接触。参照图1，方法10为说明无铬膜光刻掩膜包含具有热流动特性的负光刻胶。接下来的描述需参照图2到图7，以说明图1的制造半导体元件的方法10的不同步骤过程。半导体光刻工艺一般使用正光刻胶或负光刻胶中的一种。正光刻胶可具有热流动能力，通常使用于高分辨率的图案化工艺，热流动能力使正光刻胶能在加热过程中流动，然而使用正光刻胶可能提高焦点深度(depthof focus；DOF，在光刻工艺时沿着光轴通过照射表面结构的对焦距离)，也可能提高光刻掩膜误差因子(mask error factor；MEF)。光刻掩膜误差因子可被看成是在晶片上的关键尺寸(critical dimension；CD)与光刻胶上关键尺寸误差的比值。关键尺寸为可于半导体制造时利用公知技术形成的最小几何特征尺寸(如内连线、接触点及沟渠的宽度)。负光刻胶应用于较低成本的批量生产制造(例如用于组装印刷电路板)，然而，当暴露于某种光波时负光刻胶会形成交连结构(cross-linking)，利用光化学的重排以形成新的不可溶性产物。曝光后烘烤工艺可强化交连结构，此交连结构使曝光后的负光刻胶不具有热流动能力，也可使其不可溶于许多显影剂。运用无铬膜光刻掩膜进行图案化工艺可以对光刻掩膜误差因子有所改善。但是无铬膜光刻掩膜使用于可流动的正光刻胶时的效果不佳，因为无铬膜光刻掩膜是透明的，其作用时的破坏性干扰，使得无铬膜光刻掩膜用于正光刻胶时较难以形成孔洞。当无铬膜光刻掩膜使用于负光刻胶时进行图案化工艺，在曝光时会产生交连结构因而使负光刻胶不会流动，因此无法运用热流动增加焦点深度。因此，唯有使用无铬膜光刻掩膜于非架桥性负光刻胶时，才可以同时兼具无铬膜光刻掩膜进行图案化工艺对光刻掩膜误差因子有所改善，以及热流动对焦点深度的改善。参照图2与图1的涂布步骤12，形成聚合物层106覆盖于下方层104及基板102之上，此下方层104已于方法10开始前于基板102之上形成。此基板102可包含基本半导体(如结晶硅、多晶硅、非晶硅及锗)、化合物半导体(如碳化硅及砷化镓)、合金半导体(如锗化硅、磷砷化镓、砷铟化铝、砷镓化铝及磷铟化镓)及/或其所组成的族群。基板102可包含半导体材料位于绝缘层上，如硅覆绝缘层(silicon-on-insulator；SOI)，或薄膜晶体管(thin film transistor；TFT)。一实施例中，基板102也可包含掺杂外延层(dope epitaxial layer)，基板102也可包含多硅结构或多层的复合半导体结构。下方层104(可为多层及/或结构)可通过热氧化(thermal oxidation)、原子层沉积(atomic layer deposition；ALD)、化学气相沉积(chemical vapordeposition；CVD)、物理气相沉积(physical vapor deposition；PVD)、等离子增强式化学气相沉积(plasma enhanced CVD；PECVD)及/或其他的工艺形成。此外，此下方层本文档来自技高网...

【技术保护点】
一种制造部分半导体元件的方法，其特征是至少包含：形成负光刻胶层，覆盖于下方层上，该负光刻胶层形成后可被显影剂溶解；利用无铬膜光刻掩膜将该负光刻胶层图案化，该图案化至少改变该负光刻胶层的一部分，该被改变的部分不被该显影剂溶解； 显影该负光刻胶层以在该负光刻胶层上产生至少一个孔洞，该孔洞可通过移除该负光刻胶层的未改变部分而产生；以及将该负光刻胶层加热，其中该负光刻胶层可因加热流动。

【技术特征摘要】
US 2005-3-31 11/095,2161.一种制造部分半导体元件的方法，其特征是至少包含形成负光刻胶层，覆盖于下方层上，该负光刻胶层形成后可被显影剂溶解；利用无铬膜光刻掩膜将该负光刻胶层图案化，该图案化至少改变该负光刻胶层的一部分，该被改变的部分不被该显影剂溶解；显影该负光刻胶层以在该负光刻胶层上产生至少一个孔洞，该孔洞可通过移除该负光刻胶层的未改变部分而产生；以及将该负光刻胶层加热，其中该负光刻胶层可因加热流动。2.根据权利要求1所述的制造部分半导体元件的方法，其特征是该负光刻胶层至少包含亲水性对三醇，该图案化改变将亲水性对三醇转变为亲酯性对烯烃，该显影剂为醇类。3.根据权利要求1所述的制造部分半导体元件的方法，其特征是还包含加热该负光刻胶层后蚀刻该下方层。4.根据权利要求3所述的制造部分半导体元件的方法，其特征是还包含于蚀刻后利用显影剂移除该负光刻胶层。5.根据权利要求3所述的制造部分半导体元件的方法，其特征是还包含于蚀刻后利用化学机械...

【专利技术属性】
技术研发人员：何邦庆，施仁杰，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]